基于MCU和CAN控制器的SOC片上系統(tǒng)設(shè)計(jì).pdf

1、在嵌入式系統(tǒng)快速發(fā)展的今天，小型智能的嵌入式設(shè)備已經(jīng)逐步滲透到工業(yè)控制、大眾生活?yuàn)蕵?、醫(yī)療和軍事等社會領(lǐng)域的各個(gè)方面。而嵌入式系統(tǒng)是基于VLSI大規(guī)模集成電路技術(shù)發(fā)展的基礎(chǔ)上，它必須以CPU、DSP、SOC等高性能處理器為依托。當(dāng)前嵌入式系統(tǒng)開發(fā)，尤其是對國內(nèi)的設(shè)計(jì)者來說，嵌入式系統(tǒng)的設(shè)計(jì)方法還是主要停留在板級電子系統(tǒng)設(shè)計(jì)方法的層次。隨著近幾年以超深亞微米VDSM工藝和知識產(chǎn)權(quán)IP核復(fù)用技術(shù)為支撐，片上系統(tǒng)SOC的引入即將導(dǎo)致嵌入式系統(tǒng)

2、的設(shè)計(jì)方法變革。
　　 本設(shè)計(jì)針對在汽車電子和工控領(lǐng)域廣泛流行的CAN總線控制設(shè)備，有別于一般MCU+CAN控制器+CAN收發(fā)器的板級電子設(shè)備開發(fā)方法，創(chuàng)新提出并實(shí)現(xiàn)了集成MCU和CAN協(xié)議控制器的SOC片上系統(tǒng)設(shè)計(jì)，將其命名為OC8051。本設(shè)計(jì)難點(diǎn)在于：架構(gòu)上要實(shí)現(xiàn)在一塊芯片系統(tǒng)內(nèi)包含8-bit MCU的同時(shí)還要兼容CAN總線控制器以及他們之間的互連；功能上通過Wishbone總線實(shí)現(xiàn)微處理器控制和CAN通訊的功能。采用Ve

3、riloge硬件描述語言對SOC片上系統(tǒng)進(jìn)行設(shè)計(jì)，用QuartusⅡ9.1集成開發(fā)環(huán)境對設(shè)計(jì)文檔進(jìn)行編譯，管腳分配，配置下載，仿真調(diào)試，改進(jìn)了靜態(tài)時(shí)序分析STA的方法并針對本設(shè)計(jì)在TimeQuest下進(jìn)行了時(shí)序約束的優(yōu)化配置，用事務(wù)級驗(yàn)證方法學(xué)設(shè)計(jì)Testbench，以現(xiàn)場可編程門陣列Cyclone系列FPGA Ep2C70F896C6N為實(shí)驗(yàn)平臺，在Modelsim SE仿真環(huán)境和Canalyst分析儀中驗(yàn)證其系統(tǒng)功能。經(jīng)驗(yàn)證本系統(tǒng)能

4、實(shí)現(xiàn)CAN總線控制系統(tǒng)的basicCAN和pelican兩種模式通訊控制功能。
　　 由于目標(biāo)是低功耗的SOC片上系統(tǒng)設(shè)計(jì)，所以O(shè)C8051最大可能地減少所用的器件，體積小、功耗低是本設(shè)計(jì)的最大優(yōu)勢，特別適用于對嵌入式系統(tǒng)體積空間有限制的工業(yè)環(huán)境。布局布線時(shí)最小化了導(dǎo)線的傳輸延遲，有更好的EMI/EMC效果。用硬件實(shí)現(xiàn)CAN傳輸協(xié)議，簡化了部分通訊協(xié)議的軟件編程，減輕了CPU的負(fù)擔(dān)，從而實(shí)時(shí)性更強(qiáng)。由于采用片內(nèi)設(shè)計(jì)，相較于板級系