用于MIPS處理器的片內(nèi)CAN控制器設(shè)計(jì)與驗(yàn)證.pdf_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、CAN是控制器局域網(wǎng)絡(luò)(Controller Area Network,CAN)的簡稱,是當(dāng)前工業(yè)系統(tǒng)上應(yīng)用較多、前景較好的串行通信總線協(xié)議之一,通常應(yīng)用于汽車工控儀器之間的數(shù)據(jù)傳遞和交互,具有及時(shí)傳遞、配置靈活、可信度高、傳播速率高等特性,它使得汽車中各個(gè)分立的數(shù)字部件之間能夠進(jìn)行通信。
  本文設(shè)計(jì)一個(gè)基于CAN2.0A協(xié)議的CAN總線控制器軟IP核,并將其集成到MIPS微處理器(Microcontroller Unit,MC

2、U)中。首先分析了CAN總線的協(xié)議和電氣規(guī)范;在此基礎(chǔ)之上參考現(xiàn)有的獨(dú)立CAN總線控制器系統(tǒng)架構(gòu),采用“自頂向下”的設(shè)計(jì)方法,將CAN控制器的功能劃分成各功能子模塊,主要包括寄存器模塊、接口模塊、位數(shù)據(jù)流模塊、錯(cuò)誤管理模塊和位時(shí)序模塊等,并基于GSMC0.18μm CMOS工藝完成全定制電路設(shè)計(jì);并使用Verilog HDL硬件描述語言對(duì)各功能模塊電路進(jìn)行描述,實(shí)現(xiàn)了CAN總線控制器接收/發(fā)送過程中的位時(shí)序、錯(cuò)誤檢測、報(bào)文構(gòu)造/分解等功

3、能設(shè)計(jì);隨后采用Cadence Simvision仿真軟件工具對(duì)所設(shè)計(jì)的模塊進(jìn)行功能仿真與結(jié)果分析。最后利用Xilinx ISE集成開發(fā)軟件將CAN總線控制器程序編譯成位流文件下載到FPGA中,并與已投產(chǎn)的STM32片內(nèi)CAN總線控制器模塊、CAN分析儀組成三個(gè)CAN節(jié)點(diǎn),使其相互通信實(shí)現(xiàn)FPGA原型驗(yàn)證。測試結(jié)果表明所設(shè)計(jì)的CAN總線控制器達(dá)到了CAN2.0A協(xié)議要求,工作頻率可達(dá)3MHz,在3MHz工作頻率下功耗為62.7mW,位速

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論