高速時(shí)鐘信號抖動的ADC測量技術(shù)研究.pdf

1、隨著通信系統(tǒng)速率的不斷提高，時(shí)鐘的質(zhì)量成為影響系統(tǒng)性能的關(guān)鍵因素。時(shí)鐘的短期不穩(wěn)定性(即抖動)直接影響高速電路和系統(tǒng)的最終指標(biāo)。定時(shí)抖動在電氣系統(tǒng)中總是存在，人們也越來越關(guān)注定時(shí)抖動的特征。搞清抖動特征有助于識別抖動根源以便在重新系統(tǒng)設(shè)計(jì)中減少抖動的出現(xiàn)。為提高電路設(shè)計(jì)的水平，不可避免地要研究抖動，測試和評估時(shí)鐘的質(zhì)量成為很多工程和研究部門必須的工作。一些研究時(shí)鐘抖動測量的人想到，可以利用對ADC輸出信號參數(shù)的分析反推采樣時(shí)鐘抖動。此處

2、，待測時(shí)鐘是ADC的采樣時(shí)鐘。已經(jīng)有人提出利用ADC測量時(shí)鐘抖動的幾種方法，比如相干采樣法(包括簡單相干采樣法和復(fù)雜相干采樣法)和信噪比測量法。 本文基于簡單相干采樣法研究了ADC測量時(shí)鐘抖動的技術(shù)。主要的工作如下： (1)主要介紹了抖動的定義和分類，分析了串行通信系統(tǒng)中常見的三種抖動：定時(shí)抖動、周期抖動和周期間抖動；并分析了相位噪聲和定時(shí)抖動的關(guān)系。利用SIMULINK搭建了抖動發(fā)生器，并在FPGA中實(shí)現(xiàn)。 (

3、2)推導(dǎo)了簡單相干法測量時(shí)鐘抖動原理，并利用MATLAB模擬ADC測量抖動，進(jìn)行了仿真驗(yàn)證。 (3)在設(shè)計(jì)ADC硬件測試平臺時(shí)，難點(diǎn)是產(chǎn)生一個(gè)相位可調(diào)的高性能的正弦信號以及如何使信號相干。在本文中，設(shè)計(jì)了兩種方案產(chǎn)生正弦信號。一種是利用諧振產(chǎn)生正弦信號，另一種是采用DDS技術(shù)產(chǎn)生相位可調(diào)的正弦信號，并利用modelsim進(jìn)行了仿真。為了驗(yàn)證ADC測量結(jié)果，在實(shí)驗(yàn)中，利用FPGA搭建了抖動發(fā)生器。用設(shè)計(jì)的兩種硬件平臺分別對抖動發(fā)生