大陣列成像算法的FPGA實(shí)現(xiàn)研究.pdf

1、隨著雷達(dá)技術(shù)的演變和發(fā)展，雷達(dá)成像技術(shù)已經(jīng)成為現(xiàn)代雷達(dá)技術(shù)的一個(gè)重要研究方向，其在軍用和民用領(lǐng)域中均占有舉足輕重的地位。大陣列成像雷達(dá)作為一種近些年發(fā)展起來(lái)的新型成像測(cè)量雷達(dá)，具有高的角度分辨率，能夠獲得清晰的目標(biāo)雷達(dá)圖像。然而由于采用大陣列成像需要進(jìn)行大量的數(shù)據(jù)處理，所以成像系統(tǒng)的實(shí)用性和實(shí)時(shí)性問(wèn)題成為了巨大的困難，可編程邏輯器件的出現(xiàn)很好的解決了這個(gè)難題。隨著近些年 FPGA技術(shù)的飛速發(fā)展，更高性能、更大集成度的FPGA技術(shù)為大陣列

2、成像系統(tǒng)的實(shí)現(xiàn)提供了一個(gè)可行的方案。采用FPGA的方式實(shí)現(xiàn)大陣列成像算法能夠滿(mǎn)足大量數(shù)據(jù)處理的要求，達(dá)到實(shí)時(shí)成像的需求，具有重要的軍事研究意義。
　　本文是對(duì)大陣列成像算法的FPGA實(shí)現(xiàn)研究，主要完成的工作包括以下幾個(gè)部分：
　　1．分析了大陣列成像技術(shù)以及大陣列成像算法，并在MATLAB軟件平臺(tái)上完成了該算法的仿真實(shí)驗(yàn)，獲得了期望的成像結(jié)果，然后對(duì)算法的FPGA實(shí)現(xiàn)進(jìn)行了整體框架設(shè)計(jì)和模塊劃分。
　　2．利用FPGA

3、設(shè)計(jì)和實(shí)現(xiàn)了算法中所需調(diào)用的基本單精度浮點(diǎn)數(shù)運(yùn)算模塊，其中包括基本的四則運(yùn)算模塊：浮點(diǎn)數(shù)加法器、浮點(diǎn)數(shù)減法器、浮點(diǎn)數(shù)乘法器；實(shí)現(xiàn)算法所需調(diào)用的其它基本模塊：?jiǎn)尉雀↑c(diǎn)數(shù)累加器模塊，256點(diǎn)單精度浮點(diǎn)數(shù)FFT運(yùn)算模塊。其中浮點(diǎn)數(shù)加/減模塊，采用雙通道盡量并行化處理浮點(diǎn)數(shù)加/減算法的設(shè)計(jì)方案；單精度浮點(diǎn)數(shù)累加器與256點(diǎn)單精度浮點(diǎn)數(shù)FFT運(yùn)算器均采用了流水線(xiàn)的設(shè)計(jì)方式，獲得了高的數(shù)據(jù)吞吐率。并完成了各個(gè)模塊的時(shí)序仿真實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果表明這些基

4、本的運(yùn)算模塊都具有高的數(shù)據(jù)處理精度和較小的邏輯使用率及較高的數(shù)據(jù)處理速度。
　　3．搭建大陣列成像的子模塊，包括幅度和相位求取模塊，方差求取模塊，獲得成像前端數(shù)據(jù)的處理模塊，及后端復(fù)數(shù)取模模塊。其中幅度和相位求取模塊是基于cordic算法的向量模式實(shí)現(xiàn)的，成像前端的數(shù)據(jù)則是采用cordic算法的旋轉(zhuǎn)模式求解超越函數(shù)獲得的。完成了各個(gè)子模塊的設(shè)計(jì)和時(shí)序仿真，仿真結(jié)果表明各個(gè)子模塊都具有很好的數(shù)據(jù)處理性能。
　　4．將各個(gè)成像子