基于ODB++的印刷電路板審查工具設(shè)計.pdf

1、隨著IC工藝尺寸降低到20nm以下，單芯片供電電壓在不斷降低的同時電流密度卻在持續(xù)增大，且工作頻率已達到10G赫茲以上，由此引發(fā)的板級電源完整性和信號完整性問題日益嚴重。在制板之前就對PCB版圖進行電氣規(guī)則檢查和信號完整性審查是決定高速板級系統(tǒng)是否能夠?qū)崿F(xiàn)從設(shè)計到制造一次性成功的關(guān)鍵。然而，對于高速高密度的PCB板級系統(tǒng)而言，僅通過個人經(jīng)驗或者人工方式來實現(xiàn)PCB版圖的DRC檢查、電源完整性和信號完整性的審查幾乎是不可能的。
　　

2、目前市場上常用的EDA軟件，例如Cadence公司的SI仿真軟件，雖已包含PCB版圖審查功能，但缺乏整板仿真的能力。另外，雖然不同EDA軟件的審查功能模塊各具特色，但軟件平臺間并不具備統(tǒng)一的文件交換接口規(guī)范，造成不同EDA軟件開發(fā)平臺間資源共享困難，無法實現(xiàn)PCB版圖的整體優(yōu)化設(shè)計。因此，為了實現(xiàn)各種 EDA軟件之間的數(shù)據(jù)交換問題和 PCB版圖的整板仿真問題，開發(fā)具有統(tǒng)一數(shù)據(jù)交換接口的PCB整板自動審查平臺顯得尤為重要。
　　Ge

3、rber是PCB數(shù)據(jù)工業(yè)領(lǐng)域眾所周知的一種標準，雖然經(jīng)過了持續(xù)不斷的改進，但設(shè)計復(fù)雜化導(dǎo)致Gerber文件無法描述一些與PCB生產(chǎn)和組裝信息相關(guān)的內(nèi)容。近年來每年由于數(shù)據(jù)交換不合理對整個電子行業(yè)造成的損失可高達數(shù)十億美元，并且每年都會有多于3％的 PCB板加工費消耗在數(shù)據(jù)處理和驗證上。另外，數(shù)據(jù)格式不統(tǒng)一造成設(shè)計方和制造方反復(fù)交互，額外增加時間成本和開銷。國外開始積極地制定統(tǒng)一的PCB數(shù)據(jù)交換標準，業(yè)界認定的三個候選格式是：美國封裝互連

4、協(xié)會（Institute for Packaging and Interconnect，IPC）的GenCAM（generic computer aided manufacturing）、Valor公司的 ODB++以及美國電子工業(yè)協(xié)會（Electronic Industries Association，EIA）的 EDIF400。據(jù)統(tǒng)計，目前支持導(dǎo)出ODB++文件格式的EDA軟件已多達十多種，并且在市場上具有相當大的競爭力，所以將OD

5、B++作為軟件開發(fā)的基礎(chǔ)將是一個很好的選擇。
　　針對上述現(xiàn)狀和PCB數(shù)據(jù)交換標準的發(fā)展形勢，本課題對ODB++文件設(shè)計規(guī)則和文件結(jié)構(gòu)進行深入研究，提出一種將工程制板文件ODB++轉(zhuǎn)化為可編輯PCB版圖的詳細設(shè)計方法。另外，利用Pyhton腳本系統(tǒng)編輯PCB版圖審查規(guī)則，并采用數(shù)據(jù)庫系統(tǒng)特定的二級Client/Server模式對規(guī)則進行統(tǒng)一管理，即實現(xiàn)了經(jīng)驗積累又充實了審查規(guī)則。工程師的電路板設(shè)計經(jīng)過本軟件審查之后可以大幅度提高一