分塊歸零處理TURBO編譯碼器FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在現(xiàn)代數(shù)字通信系統(tǒng)中信道編譯碼技術(shù)已經(jīng)成為通信系統(tǒng)保證信息傳輸可靠性的重要手段之一。Turbo碼自發(fā)明以來就因其優(yōu)異的性能成為信道編碼領(lǐng)域的研究熱點(diǎn)，并且目前已經(jīng)被廣泛應(yīng)用于深空通信、衛(wèi)星通信以及移動(dòng)通信系統(tǒng)之中。而Turbo編譯碼技術(shù)應(yīng)用的重要基礎(chǔ)是Turbo編譯碼器芯片實(shí)現(xiàn)。隨著通信技術(shù)的不斷發(fā)展，通信業(yè)務(wù)對(duì)數(shù)據(jù)吞吐率的要求越來越高，為了滿足高速數(shù)據(jù)通信的要求，必須研究具有高速處理能力的Turbo編譯碼器硬件實(shí)現(xiàn)方案。
　　

2、 Turbo譯碼算法中的迭代遞歸計(jì)算是影響Turbo譯碼器吞吐率的關(guān)鍵要素。除了可以通過提高芯片工作頻率來提高譯碼吞吐率，還需要研究并行譯碼結(jié)構(gòu)及其實(shí)現(xiàn)方案。并行譯碼通過對(duì)接收的譯碼數(shù)據(jù)進(jìn)行分塊并送入多個(gè)譯碼核心同時(shí)處理，以有效降低譯碼時(shí)延，提高譯碼吞吐率性能。由于Turbo譯碼算法中遞歸運(yùn)算的存在，數(shù)據(jù)分塊處理時(shí)容易導(dǎo)致性能損失，為了減小或避免性能損失，常用方法是為每一個(gè)數(shù)據(jù)分塊引入冗余比特或者存儲(chǔ)遞歸運(yùn)算初始值，前者會(huì)降低譯碼計(jì)算效

3、率，后者將帶來額外的存儲(chǔ)器占用。分塊歸零處理的Turbo碼通過在編碼端通過分塊處理及歸零處理，從編碼構(gòu)造上使得對(duì)應(yīng)的Turbo碼字具有適應(yīng)并行分塊譯碼處理的碼字結(jié)構(gòu)特性，以一定的編碼效率損失為代價(jià)，可以避免在譯碼端執(zhí)行分塊并行譯碼時(shí)在分塊間設(shè)置重疊冗余比特以避免譯碼性能損失。本論文的主要研究內(nèi)容是在FPGA平臺(tái)上實(shí)現(xiàn)基于分塊歸零處理的Turbo碼編譯碼器。
　　 論文首先對(duì)分塊歸零處理Turbo碼方案與3GPP-LTE系統(tǒng)Tur

4、bo碼添加冗余比特并行譯碼方案進(jìn)行相關(guān)的對(duì)比仿真，以驗(yàn)證該編碼方案的性能。相關(guān)性能仿真表明，分塊歸零編碼處理的Turbo碼性能與傳統(tǒng)Turbo譯碼性能一致。論文還對(duì)譯碼器所實(shí)現(xiàn)的并行滑窗譯碼算法以及IHDA停止迭代特性進(jìn)行仿真，驗(yàn)證分塊譯碼算法的性能以及譯碼器設(shè)計(jì)方案的可行性。然后根據(jù)仿真的并行滑窗譯碼算法，對(duì)分塊歸零處理Turbo碼的譯碼器進(jìn)行設(shè)計(jì)，并完成了功能驗(yàn)證。最后，論文將設(shè)計(jì)的編譯碼器以FPGA為載體進(jìn)行實(shí)現(xiàn)，并對(duì)相關(guān)資源消耗

5、、吞吐率性能和誤碼率性能進(jìn)行分析。
　　 論文相關(guān)研究表明，分塊歸零編碼處理的Turbo碼碼字具有適合并行譯碼的內(nèi)在結(jié)構(gòu)特性，其對(duì)應(yīng)的并行譯碼器在具體實(shí)現(xiàn)時(shí)有兩個(gè)優(yōu)點(diǎn)：首先無需在相鄰分塊間考慮重疊比特以保證誤碼性能，這使得每一個(gè)SISO譯碼單元所需要處理的數(shù)據(jù)長度得到減少，有助于提高短碼塊長時(shí)的譯碼吞吐率。其次，分塊歸零處理也使得譯碼單元內(nèi)部的狀態(tài)度量初始值為一個(gè)確定值，從而使得各個(gè)SISO之間的譯碼更加獨(dú)立，減少了因SISO之