基于數(shù)字處理技術(shù)的高速高精度ADC動(dòng)態(tài)測(cè)試系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著雷達(dá)、高速數(shù)據(jù)處理、高速數(shù)據(jù)采集等技術(shù)的發(fā)展，模擬數(shù)字轉(zhuǎn)換器（ADC，A/D轉(zhuǎn)換器）也在不斷提高速度和精度。當(dāng)將 ADC應(yīng)用于高速高精度的場(chǎng)合時(shí)，對(duì)其性能參數(shù)的分析和測(cè)試就顯得尤為重要。
　　本論文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA和數(shù)字信號(hào)處理的ADC測(cè)試方法，即采用數(shù)字信號(hào)處理的方式，通過 FFT將 ADC采集信號(hào)的時(shí)域數(shù)據(jù)變換到頻域，然后從中提取相關(guān)信息，通過分析和計(jì)算得到 ADC動(dòng)態(tài)性能參數(shù)。論文根據(jù)高速高精度ADC的測(cè)試要

2、求，分析了高頻模擬信號(hào)的傳輸和匹配方法，討論了基于FPGA和VerilogHDL語(yǔ)言的高速數(shù)字信號(hào)捕獲、高速數(shù)據(jù)流存儲(chǔ)技術(shù)和高速USB數(shù)據(jù)傳輸技術(shù)，提出了ADC測(cè)試系統(tǒng)的總體設(shè)計(jì)方案。
　　在研究高速低噪的電路設(shè)計(jì)技術(shù)的基礎(chǔ)上，根據(jù)ADC測(cè)試系統(tǒng)的功能，分別設(shè)計(jì)高帶寬 ADC支持模塊、高速數(shù)據(jù)采集模塊、低相噪時(shí)鐘模塊、MCU控制電路和電源模塊。研究高速系統(tǒng)的電路板設(shè)計(jì)及EMI/EMC處理方法，繪制了高速 ADC動(dòng)態(tài)性能參數(shù)測(cè)試系統(tǒng)

3、的PCB。設(shè)計(jì)通過 FPGA建立從輸入到 SRAM的數(shù)據(jù)通路、FPGA與MCU的通信以及建立從 SRAM到 USB芯片的數(shù)據(jù)傳輸。完成 USB接口固件程序的設(shè)計(jì)，實(shí)現(xiàn)數(shù)據(jù)與PC機(jī)的高速傳輸。在PC機(jī)部分，基于Matlab程序，完成 ADC測(cè)試中的數(shù)字信號(hào)處理和頻域分析算法。
　　論文通過一款已知性能參數(shù)的ADC芯片 AD9445作為待測(cè) ADC對(duì)其進(jìn)行測(cè)試，并將測(cè)試結(jié)果與該芯片已知性能參數(shù)進(jìn)行對(duì)比，得出本文所實(shí)現(xiàn)的ADC測(cè)試系統(tǒng)具