12位高速高精度ADC的研究與設(shè)計(jì).pdf

1、隨著電子科學(xué)技術(shù)的快速發(fā)展，模數(shù)轉(zhuǎn)換器（ADC）作為連接模擬信號(hào)和數(shù)字信號(hào)之間的橋梁，其作用已經(jīng)日益顯著。而在實(shí)現(xiàn)高速高精度ADC的各種結(jié)構(gòu)中，流水線結(jié)構(gòu)是最常用的。本文研究設(shè)計(jì)了一個(gè)精度為12位，采樣頻率為100MHz的流水線ADC，主要完成了該ADC中總體結(jié)構(gòu)的設(shè)計(jì)、各級(jí)子ADC、乘法模數(shù)轉(zhuǎn)換器（MDAC）、數(shù)字校正電路、采樣保持電路等主要單元的設(shè)計(jì)。 在總體結(jié)構(gòu)設(shè)計(jì)中，采用了與傳統(tǒng)結(jié)構(gòu)有所不同的2．5位/級(jí)、1．5位/級(jí)和

2、1位/級(jí)結(jié)構(gòu)相結(jié)合的設(shè)計(jì)方案，通過最后一級(jí)的1位輸出來對(duì)第10級(jí)的最低位進(jìn)行數(shù)字校正，從而有效地保證了所有輸出數(shù)字信號(hào)的正確性。在具體的電路設(shè)計(jì)中，主要研究設(shè)計(jì)了一個(gè)開關(guān)電容比較器、一個(gè)兩級(jí)運(yùn)算放大器、數(shù)字校正電路和一個(gè)時(shí)鐘提升電路。其中運(yùn)算放大器的設(shè)計(jì)對(duì)傳統(tǒng)的兩級(jí)運(yùn)算放大器進(jìn)行了改進(jìn)，在得到很高的增益和帶寬的同時(shí)也克服了兩級(jí)運(yùn)算放大器速度比較慢的缺點(diǎn)；在數(shù)字校正電路的設(shè)計(jì)中，采用串行進(jìn)位和超前進(jìn)位結(jié)合的方式設(shè)計(jì)了一個(gè)加法器，在提高運(yùn)算

3、速度的同時(shí)也沒有使加法器的結(jié)構(gòu)變得過于復(fù)雜；時(shí)鐘提升電路和輔助時(shí)鐘的使用減小了采樣開關(guān)的導(dǎo)通電阻和溝道電荷注入效應(yīng)。 采用0．35μm BiCMOS工藝模型，電源電壓為3．3V，使用Cadence下的Spectre工具對(duì)各單元電路和系統(tǒng)進(jìn)行了仿真，結(jié)果表明各個(gè)單元電路均達(dá)到了整體性能的要求，對(duì)電路的整體仿真結(jié)果可以達(dá)到12位的精度和100MHz的采樣頻率。研究結(jié)果說明了本文的設(shè)計(jì)模型是正確的，研究結(jié)果具有一定的理論價(jià)值和較大的應(yīng)