折疊式共源共柵CMOS運算放大器的設計與優(yōu)化.pdf

1、隨著集成電路技術的不斷發(fā)展，高性能運算放大器得到廣泛應用，成為模擬集成電路和混合信號集成電路設計的核心單元電路。集成運算放大器，簡稱運放，它在模擬運算、信號處理、D/A和A/D轉(zhuǎn)換器以及有源濾波等很多方面得到廣泛應用，被人們稱為“萬能的集成電路”。
　　本文將設計一種折疊式共源-共柵結(jié)構(gòu)的CMOS運算放大器。折疊式共源共柵電路不僅能提高增益，增加電源電壓噪聲抑制能力，而且在輸出端允許自補償。相比套筒式結(jié)構(gòu)，折疊式共源-共柵電路可以

2、增大電路的輸出擺幅，并且使得電路更適合做單位增益緩沖器。本次設計中，我們通過對比套筒式、折疊式等幾種運放結(jié)構(gòu)與性質(zhì)，首先確立了電路的基本結(jié)構(gòu)，即折疊式共源共柵的放大器結(jié)構(gòu)，通過兩級運算放大器的級聯(lián)實現(xiàn)了運算放大器的基本功能以及參數(shù)目標。之后，利用Tanner EDA工具，在一系列仿真與模擬中，根據(jù)電路性能與模擬結(jié)果，參考直流增益、交流增益、噪聲、共模抑制比等曲線和結(jié)果，對管子的寬長比等設計參數(shù)進行了進一步反復調(diào)整，使得最終的共源共柵放大