10G SerDes中高速鎖相環(huán)的設計與研究.pdf_第1頁
已閱讀1頁,還剩109頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、隨著光互聯(lián)技術的發(fā)展和“光進銅退”的趨勢,接入網(wǎng)已經(jīng)開始采用無源光網(wǎng)絡的構架。其中10G-EPON因為其兼容性好、速率高、傳輸距離遠、成本低、可靠性高等特點,是下一代光纖接入網(wǎng)中最熱門的解決方案之一。SerDes作為光纖通信系統(tǒng)的物理層,主要完成對光纖中傳輸?shù)臄?shù)據(jù)進行并行化處理和解串的功能,對整個系統(tǒng)的性能有很大影響。鎖相環(huán)是SerDes中的重要模塊,主要作用是產(chǎn)生片內(nèi)高速時鐘,將低速并行數(shù)據(jù)串化為高速串行數(shù)據(jù),同時也可以為接收鏈路中的

2、時鐘數(shù)據(jù)恢復電路提供參考時鐘。
  近年來,SerDes的迅猛發(fā)展給其關鍵模塊鎖相環(huán)的設計帶來許多挑戰(zhàn):系統(tǒng)對高速率的需求要求鎖相環(huán)能工作在很高的頻率下;系統(tǒng)對低誤碼率的要求也對鎖相環(huán)的輸出抖動給出了嚴格的限制;單芯片集成解決方案的流行要求鎖相環(huán)能在滿足系統(tǒng)指標的情況下兼容標準CMOS工藝。
  本文的設計目標為:基于標準的SMIC0.13μm MS/RF1P8M CMOS工藝,設計一款符合802.3av物理層協(xié)議并且可以完

3、全集成的鎖相環(huán)。主要的研究內(nèi)容包括:針對應用于光纖通信中的高速SerDes的特點,提出一種適用于低抖動鎖相環(huán)的優(yōu)化設計方法。該方法采用抖動和增益峰值約束環(huán)路參數(shù),減小了設計時的迭代次數(shù),優(yōu)化了輸出抖動。對用于片內(nèi)時鐘產(chǎn)生器的鎖相環(huán)的設計起了指導作用。
  隨后,根據(jù)確定的環(huán)路參數(shù)以及工藝特點,在傳統(tǒng)差分輸入電荷泵的基礎上加入預充電模塊和大擺幅cascode電流鏡,在提高電荷泵開關速度的同時,提高電流匹配度。本文也對正交壓控振蕩器的

4、互耦合方式做了合理改進,交換了互耦合管和交叉耦合管的位置,降低了互耦合管的等效輸出噪聲,優(yōu)化了正交壓控振蕩器的相位噪聲特性。
  根據(jù)提出的設計方法設定環(huán)路參數(shù),并對模塊電路進行改進,最終設計出一款低抖動鎖相環(huán),得到仿真結果:輸出頻率為5.15625GHz,隨機抖動均方差值小于0.62ps,確定性抖動峰峰值小于8.8ps,功耗為15mW,鎖定時間小于6.5us。對其關鍵模塊 QVCO進行了流片測試,測試結果表明:其頻率調(diào)節(jié)范圍為4

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論