CMOS高速低抖動鎖相環(huán)的設計和實現(xiàn).pdf_第1頁
已閱讀1頁，還剩77頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、本文基于TSMC0.13μm1P6MCMOS混合信號工藝設計并實現(xiàn)了一個高速低抖動的鎖相環(huán)。該鎖相環(huán)電路的輸入?yún)⒖紩r鐘由片外25MHz晶振給出,輸出為10倍頻的250MHz信號,為芯片內(nèi)部的ADC和DAC提供采樣時鐘,以及數(shù)字部分電路所需的工作時鐘。仿真和實測結(jié)果均表明,該鎖相環(huán)的均方根值抖動為5ps～8ps,完全滿足系統(tǒng)所需＜10ps的要求。
　　 本文主要研究了電荷泵鎖相環(huán)的結(jié)構(gòu)和設計方法。設計采用自頂向下的流程:首先根據(jù)系

2、統(tǒng)的指標要求確定電路結(jié)構(gòu);接著使用Matlab建立行為級模型,初步估算和確定系統(tǒng)的一些參數(shù);然后根據(jù)系統(tǒng)級仿真的結(jié)果,分別設計各個模塊具體的晶體管級電路,并進行詳細的分析,仿真和優(yōu)化;最后完成版圖的設計,通過物理驗證和寄生提取,繼續(xù)調(diào)整各電路參數(shù),確保在考慮寄生效應和各種PVT變化的情況下,電路都能夠正常工作并滿足指標要求。
　　 本文著重分析了鎖相環(huán)電路抖動的產(chǎn)生原因和減小抖動的方法,在傳統(tǒng)鎖相環(huán)電路的基礎之上,加入了數(shù)字校正

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論