版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、AdissertationsubmittedtoZhengzhouUniversityforthedegreeofMaster1GHzdualchannelhighspeeddataacquisitionsystembasedonDSPandFPGAByYangYuSupervisor:ZhongyongWangSignal&InformationProcessingSchoolofInformationEngineeringApril
2、2011摘要摘要高速數(shù)據(jù)采集系統(tǒng)(DataAcquisitionSystem,簡(jiǎn)稱DAS)作為信息系統(tǒng)的重要組成部分,是進(jìn)行數(shù)字信號(hào)處理的必要環(huán)節(jié),已被廣泛應(yīng)用于雷達(dá)、通信、軟件無(wú)線電和遙感等領(lǐng)域。隨著高速ADC與大規(guī)模現(xiàn)場(chǎng)可編程邏輯器件(FPGA)性能的大幅度提高,高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)也愈發(fā)靈活高效。高性能FPGA作為系統(tǒng)的控制核心,實(shí)現(xiàn)對(duì)采樣數(shù)據(jù)的接收、緩存、檢測(cè)和傳輸?shù)炔僮?,使?shù)據(jù)采集系統(tǒng)的功能實(shí)現(xiàn)具有較高的可擴(kuò)展性和靈活
3、性。為了完成中頻模擬信號(hào)的數(shù)字化過程,達(dá)到1GHz的采樣速率,本文完成了一種基于并行時(shí)間交替采樣原理制作的高速數(shù)據(jù)采集系統(tǒng)。論文首先討論了國(guó)內(nèi)外高速數(shù)據(jù)采集系統(tǒng)的技術(shù)和研究現(xiàn)狀,分析了本設(shè)計(jì)的性能指標(biāo),進(jìn)而給出整體設(shè)計(jì)方案。隨后在硬件設(shè)計(jì)部分闡述了系統(tǒng)的電源管理,進(jìn)而分別設(shè)計(jì)了ADC模塊、FPGA模塊和DSP模塊的電路組成和接口電路。在PCB設(shè)計(jì)部分討論了信號(hào)完整性,提出了影響信號(hào)完整性的三個(gè)主要因素,并給出了解決方法,然后講述了電源完
4、整性問題和高速PCB的布局和布線時(shí)的注意事項(xiàng)。在軟件設(shè)計(jì)部分描述了FPGA內(nèi)部的高速分流(DMUX)模塊、乒乓緩存模塊和外部存儲(chǔ)器緩沖接口的原理和實(shí)現(xiàn)過程。最后對(duì)各個(gè)模塊進(jìn)行仿真、調(diào)試并給出了仿真結(jié)果和數(shù)據(jù)。DSP部分描述了如何正確有效的讀取FPGA內(nèi)部FIFO,并介紹了通過PCI接口將數(shù)據(jù)傳遞給上位機(jī)系統(tǒng)進(jìn)行有效分析的方法。高速數(shù)據(jù)采集系統(tǒng)采用高速ADC大規(guī)模FPGA高性能DSP的方案,增強(qiáng)了系統(tǒng)設(shè)計(jì)的靈活性,方便了后期根據(jù)需要進(jìn)行數(shù)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的1GHz數(shù)據(jù)采集卡研制.pdf
- 基于高速采樣ADC的多通道數(shù)據(jù)采集系統(tǒng).pdf
- 基于DSP和FPGA的高速高精度數(shù)據(jù)采集系統(tǒng).pdf
- 雙通道高速數(shù)據(jù)采集卡的研制.pdf
- 基于DSP-FPGA的高速數(shù)據(jù)采集與處理.pdf
- 基于FPGA的1GHz時(shí)鐘電路設(shè)計(jì).pdf
- 基于FPGA的雙通道機(jī)載數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì).pdf
- 基于USB和FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于DSP和CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于雙通道DSP+FPGA的數(shù)字信號(hào)處理系統(tǒng).pdf
- 基于FPGA的雙通道視頻采集與預(yù)處理系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的數(shù)據(jù)高速采集系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于DSP和USB的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì).pdf
- 基于DSP和FPGA的高速視頻采集與傳輸系統(tǒng)研究.pdf
- 基于DSP的高速多通道同步數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與開發(fā).pdf
- 基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計(jì).pdf
- 課程設(shè)計(jì)---雙通道數(shù)據(jù)采集回放系統(tǒng)
評(píng)論
0/150
提交評(píng)論