VLIW處理器片上層次化數(shù)據(jù)存儲(chǔ)機(jī)制的研究與設(shè)計(jì).pdf

1、隨著 VLSI技術(shù)的發(fā)展和數(shù)字信號(hào)處理需求的增長(zhǎng)，大規(guī)模數(shù)據(jù)處理已成為未來(lái)處理器的發(fā)展趨勢(shì)。為了滿足這類(lèi)應(yīng)用對(duì)處理器計(jì)算性能不斷提升的需求，一些新型的體系結(jié)構(gòu)逐漸被提出，本課題所屬的項(xiàng)目——高性能數(shù)字信號(hào)處理器就是其中的一種。
　　本項(xiàng)目的處理器采用了分簇式的運(yùn)算陣列，每個(gè)運(yùn)算簇內(nèi)有多個(gè)基本運(yùn)算模塊，采用VLIW的形式進(jìn)行控制，簇間通過(guò)SIMD或獨(dú)立工作的方式實(shí)現(xiàn)數(shù)據(jù)級(jí)的并行，通過(guò)處理器內(nèi)大量的運(yùn)算單元實(shí)現(xiàn)高性能的計(jì)算能力，但同時(shí)

2、片上存儲(chǔ)系統(tǒng)帶寬的不匹配成為了高性能處理器的很大瓶頸。所以本課題采用了分布式的片上存儲(chǔ)系統(tǒng)，通過(guò)將整個(gè)片上存儲(chǔ)系統(tǒng)分塊并交錯(cuò)映射，實(shí)現(xiàn)了對(duì)數(shù)據(jù)級(jí)并行處理的支持，能擁有較大的訪存帶寬。
　　本課題借鑒了常用片上通信機(jī)制，提出在各存儲(chǔ)體內(nèi)部增加簇內(nèi)外訪存站，通過(guò)簇間請(qǐng)求、數(shù)據(jù)通信總線，實(shí)現(xiàn)不同存儲(chǔ)體間的數(shù)據(jù)互相訪問(wèn)。本設(shè)計(jì)在支持各運(yùn)算簇并行獨(dú)立訪問(wèn)的同時(shí)，可以實(shí)現(xiàn)對(duì)其他簇存儲(chǔ)空間的訪問(wèn)，實(shí)現(xiàn)各簇任務(wù)級(jí)并行時(shí)的數(shù)據(jù)存取。
　　最后