基于FPGA的實(shí)時(shí)數(shù)字化光纖傳輸方案研究.pdf

1、為了滿足復(fù)雜環(huán)境下系統(tǒng)實(shí)時(shí)控制和高隔離性能的要求，論文提出了一種新穎的數(shù)字化光纖傳輸方案，先將模擬信號數(shù)字化，再進(jìn)行數(shù)據(jù)處理，使信號能夠通過光纖進(jìn)行傳輸，最后在光纖接收端將有效數(shù)字信號提取出來，供后續(xù)電路使用。該方案抗干擾能力強(qiáng)，實(shí)時(shí)性好，能較好的解決復(fù)雜環(huán)境下系統(tǒng)對多路、多點(diǎn)采樣數(shù)據(jù)實(shí)時(shí)、可靠及遠(yuǎn)距離傳輸?shù)膯栴}。
　　 以光纖為界，系統(tǒng)分為發(fā)送端和接收端兩個(gè)部分。發(fā)送端以A/D轉(zhuǎn)換器和FPGA為主要架構(gòu)，用A/D轉(zhuǎn)換器將輸入模

2、擬信號數(shù)字化，再用FPGA實(shí)現(xiàn)數(shù)據(jù)處理，此處理包括兩個(gè)方面：一是定義一個(gè)傳輸協(xié)議，便于光纖接收端對數(shù)據(jù)的提取；二是對協(xié)議進(jìn)行編碼處理，使信號能夠通過光纖進(jìn)行傳輸。此外，F(xiàn)PGA還要控制A/D轉(zhuǎn)換器的工作。編碼之后的包含有效數(shù)據(jù)的協(xié)議通過單根光纖傳輸?shù)浇邮斩?，接收端FPGA再對其進(jìn)行解碼、協(xié)議分離等處理，將有效信號還原出來，供后續(xù)電路使用。由于信號通過單根光纖進(jìn)行傳輸，在接收端解碼之前還需進(jìn)行時(shí)鐘提取，將與信號同步的時(shí)鐘提取出來，作為接收

3、端數(shù)據(jù)處理的時(shí)鐘。另外，為了便于觀察提取出的有效數(shù)據(jù)是否正確，最后加一級D/A轉(zhuǎn)換，將提取出的有效數(shù)字信號還原成模擬信號，并與初始輸入模擬信號進(jìn)行對比觀察。
　　 論文首先介紹了系統(tǒng)的基本構(gòu)成以及各個(gè)模塊的功能，再詳細(xì)介紹了發(fā)送端和接收端的硬件和軟件設(shè)計(jì)。硬件設(shè)計(jì)包括器件選擇、各模塊電路設(shè)計(jì)；軟件設(shè)計(jì)包括程序設(shè)計(jì)流程和時(shí)序仿真及分析。最后以一路模擬輸入為例，給出了電路中各個(gè)主要信號的實(shí)驗(yàn)波形，并對實(shí)驗(yàn)結(jié)果進(jìn)行分析。實(shí)驗(yàn)結(jié)果表明，