2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩82頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著集成電路設(shè)計(jì)進(jìn)入超深亞微米階段,電路復(fù)雜度不斷提高,芯片測試面臨著巨大的挑戰(zhàn)。內(nèi)建自測試BIST(Built-in self-test)技術(shù)通過在芯片內(nèi)部集成少量的邏輯電路實(shí)現(xiàn)對集成電路的測試,被認(rèn)為是解決測試儀器開發(fā)周期長、復(fù)雜度高,費(fèi)用昂貴的有效方法之一。隨著SOC技術(shù)、IP核技術(shù)的發(fā)展,鎖相技術(shù)作為一個(gè)基本的ASIC宏,在無線通訊和微處理器電路中充當(dāng)時(shí)鐘電路的應(yīng)用更加廣泛,它的錯(cuò)誤會(huì)直接或者間接地影響著許多IC器件的性能,因此

2、,測試鎖相環(huán)對于測試整個(gè)芯片來說是非常重要的第一步。
   本文在對傳統(tǒng)的內(nèi)建自測試(BIST)技術(shù)以及延遲鎖相環(huán)技術(shù)(DLL)進(jìn)行研究的基礎(chǔ)上,系統(tǒng)闡述了對延遲鎖相環(huán)的測試方法,提出了基于延遲鎖相環(huán)的內(nèi)建自測試電路的設(shè)計(jì)方案。該電路建立在一個(gè)簡單的異或非邏輯門和延遲線的基礎(chǔ)上,通過抽樣調(diào)查異或非門的輸出來檢測電路的錯(cuò)誤點(diǎn),引入的多余面積很少。除此之外,該內(nèi)建自測試電路還具有一個(gè)優(yōu)點(diǎn),即不需要其它的外部激勵(lì)。通過故障仿真的結(jié)果,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論