嵌入式靜態(tài)隨機(jī)存儲(chǔ)器BIST IP核自動(dòng)生成研究.pdf

1、BIST(Built-In Self-Test,內(nèi)建自測試)作為一種可以全速測試的DFT(Design For Testability,可測性設(shè)計(jì))解決方案被廣泛的應(yīng)用于SOC(System On a Chip,片上系統(tǒng))中嵌入式存儲(chǔ)器的測試。傳統(tǒng)的存儲(chǔ)器測試算法由于算法復(fù)雜度高、故障覆蓋率低而逐漸被March測試算法所替代。March測試算法和BIST構(gòu)成嵌入式存儲(chǔ)器測試的解決方案。由于TTM(Time To Market,量產(chǎn)時(shí)間)

2、和TTV(Time To Volume,上市時(shí)間)的需求,SOC的開發(fā)周期必須縮短,同樣DFT設(shè)計(jì)周期也要縮短。ESRAM(Embedded SRAM,嵌入式靜態(tài)隨機(jī)存儲(chǔ)器)BIST IP核如果能夠自動(dòng)生成,必然加快SOC DFT的開發(fā)周期。
　　本文在詳細(xì)研究SRAM故障模型和March測試算法的基礎(chǔ)上,提出了一種基于指令的ESRAM BIST控制器。為了在生產(chǎn)階段進(jìn)行診斷測試,ESRAM BIST控制器提供一個(gè)DEBUG測試接

3、口并增加故障捕獲功能,能夠輸出故障地址和故障數(shù)據(jù)。根據(jù)這種ESRAM BIST控制器,設(shè)計(jì)了一個(gè)ESRAM BIST IP核自動(dòng)生成系統(tǒng)。自動(dòng)生成系統(tǒng)可以根據(jù)用戶定義的ESRAM和March測試算法,自動(dòng)編譯生成其BIST IP軟核。
　　驗(yàn)證結(jié)果表明:這種ESRAM BIST IP核自動(dòng)生成系統(tǒng)基本達(dá)到使用化的程度,對國內(nèi)DFT EDA(Electronic Design Automatic,電子設(shè)計(jì)自動(dòng)化)領(lǐng)域的發(fā)展具有積極意