基于SOPC的軟硬件協(xié)同設(shè)計平臺的研究與實現(xiàn).pdf

1、隨著信息技術(shù)的高速發(fā)展，微電子工藝技術(shù)的不斷革新和計算機體系結(jié)構(gòu)理論的完善，嵌入式技術(shù)不斷取得新進展，SOPC(System on Programmable Chip)作為SOC和CPLD/FPGA相結(jié)合的一項綜合技術(shù)，集合了兩者的優(yōu)點，成為可編程技術(shù)發(fā)展到一定階段的必然產(chǎn)物。對于嵌入式系統(tǒng)產(chǎn)品開發(fā)來說，SOPC技術(shù)縮短了開發(fā)周期，降低了產(chǎn)品開發(fā)的風(fēng)險。 NiosⅡ嵌入式處理器是基于SOPC技術(shù)的一個32位軟核微處理器，它是一個

2、可變結(jié)構(gòu)、通用的RISC型嵌入式處理器。整個NiosⅡ系統(tǒng)的設(shè)計過程充分體現(xiàn)了嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計，可重配置，面向用戶，面向應(yīng)用的SOPC技術(shù)設(shè)計思想。除此之外，應(yīng)用與NiosⅡ相關(guān)的集成開發(fā)平臺和輔助開發(fā)工具SOPC Builder使嵌入式設(shè)計者能非常方便地設(shè)計構(gòu)造以處理器為基礎(chǔ)的系統(tǒng)，加快NiosⅡ系統(tǒng)的設(shè)計與驗證環(huán)節(jié)的開發(fā)速度，對于嵌入式系統(tǒng)的產(chǎn)品開發(fā)和應(yīng)用，提供了極具優(yōu)勢的支持。 本文工作來源于武漢市科技計劃項目“A

3、SIC綜合實驗與應(yīng)用開發(fā)系統(tǒng)研發(fā)”(項目編號：20043007077-19)，本項目的設(shè)計目標是針對本科教學(xué)過程中所涉及的計算機組成原理，單片機等課程的實驗教學(xué)，為學(xué)生提供實驗平臺。文中主要討論了SOPC軟硬件協(xié)同設(shè)計這一方法學(xué)在項目設(shè)計過程中的應(yīng)用，對SOPC系統(tǒng)開發(fā)部分中，所完成的設(shè)計進行了詳細的闡述，這一系統(tǒng)開發(fā)完成了三部分內(nèi)容： 1．開發(fā)板的原理圖和PCB版圖設(shè)計，開發(fā)板安裝與調(diào)試； 2．硬件系統(tǒng)控制邏輯定制，包