SOC軟硬件協(xié)同驗(yàn)證平臺(tái)的聯(lián)合架構(gòu)設(shè)計(jì).pdf

1、隨著半導(dǎo)體行業(yè)和集成電路行業(yè)的不斷發(fā)展,市場(chǎng)開(kāi)始追求體積更小、功耗更低、功能更強(qiáng)的產(chǎn)品。一種以嵌入式系統(tǒng)為核心,將軟件和硬件集成到一起,并追求系統(tǒng)最大包容的集成芯片越來(lái)越流行,這就是片上系統(tǒng)(System On Chip,SOC)。隨著片上系統(tǒng)復(fù)雜度的不斷增加,芯片驗(yàn)證的復(fù)雜度也成指數(shù)倍的增長(zhǎng),芯片驗(yàn)證的壓力越來(lái)越大。軟硬件協(xié)同驗(yàn)證技術(shù)作為芯片驗(yàn)證的關(guān)鍵技術(shù),起著越來(lái)越重要的作用。在軟件硬件協(xié)同驗(yàn)證中,一個(gè)好的軟硬件協(xié)同驗(yàn)證平臺(tái)能夠在芯

2、片流片之前準(zhǔn)確的反映軟件和硬件設(shè)計(jì)中出現(xiàn)的問(wèn)題,以提高流片成功的幾率。如何設(shè)計(jì)出快速準(zhǔn)確的軟硬件協(xié)同驗(yàn)證平臺(tái),已經(jīng)成了一個(gè)相當(dāng)重要的問(wèn)題。
　　本文針對(duì)軟硬件協(xié)同驗(yàn)證平臺(tái)中的速度和可見(jiàn)性問(wèn)題,系統(tǒng)的介紹了最近流行的電子系統(tǒng)級(jí)(Electronic System Level,ESL)設(shè)計(jì)技術(shù)及其虛擬平臺(tái)軟件Soc Designer,介紹了硬件加速技術(shù)及其設(shè)計(jì)平臺(tái)EVE板,將這兩種技術(shù)和傳統(tǒng)的軟硬件協(xié)同驗(yàn)證技術(shù)(HDL仿真技術(shù)和FPG

3、A板級(jí)驗(yàn)證技術(shù))進(jìn)行了比較,說(shuō)明了這兩種技術(shù)的優(yōu)缺點(diǎn)。在此基礎(chǔ)上,提出了一種將Soc Designer平臺(tái)和EVE平臺(tái)相結(jié)合的聯(lián)合驗(yàn)證平臺(tái)的架構(gòu)設(shè)計(jì)方案,該方案綜合了ESL技術(shù)和硬件加速技術(shù)的優(yōu)點(diǎn)。然后,以導(dǎo)航SOC為例,根據(jù)Soc Designer平臺(tái)和EVE平臺(tái)之間的通信方式的不同,選擇對(duì)基于共享內(nèi)存的通信方式和基于socket的通信方式的聯(lián)合驗(yàn)證平臺(tái)進(jìn)行了實(shí)現(xiàn),給出了兩個(gè)平臺(tái)之間的通信機(jī)制和同步策略,并驗(yàn)證了整個(gè)聯(lián)合驗(yàn)證平臺(tái)設(shè)計(jì)的