基于SoC的彈載雷達(dá)信號(hào)處理算法的FPGA驗(yàn)證.pdf

1、傳統(tǒng)的雷達(dá)信號(hào)處理大都是基于FPGA、DSP實(shí)現(xiàn)的，不能順應(yīng)電子產(chǎn)品向體積小、重量輕、功耗低的發(fā)展趨勢(shì)，因此有必要采用系統(tǒng)集成的方法來實(shí)現(xiàn)。而ASIC靈活性差，應(yīng)用范圍有限。采用片上系統(tǒng)SoC來完成雷達(dá)信號(hào)處理，不但能夠提高雷達(dá)系統(tǒng)的實(shí)時(shí)性和可靠性，減小雷達(dá)系統(tǒng)的體積，而且還能夠節(jié)約成本。同時(shí)其內(nèi)部集成有微處理器，使芯片能夠滿足通用性和多模式要求。
　　 本文以雷達(dá)信號(hào)的處理流程為主要研究內(nèi)容，用FPGA實(shí)現(xiàn)SoC的前端原型設(shè)計(jì)

2、。首先根據(jù)實(shí)際應(yīng)用的需求，選擇彈載雷達(dá)信號(hào)處理SoC芯片的系統(tǒng)實(shí)現(xiàn)結(jié)構(gòu)。接著對(duì)各個(gè)雷達(dá)信號(hào)處理模塊進(jìn)行詳細(xì)的分析，包括脈沖壓縮、MTD、CFAR模塊，以及多模式配置的實(shí)現(xiàn)，并在高端FPGA平臺(tái)上完成了雷達(dá)信號(hào)處理機(jī)的邏輯設(shè)計(jì)和仿真驗(yàn)證，對(duì)FPGA的處理結(jié)果和Matlab的仿真結(jié)果進(jìn)行了比較，評(píng)估了程序的性能。此外，根據(jù)系統(tǒng)的要求，對(duì)系統(tǒng)的可重構(gòu)電路進(jìn)行了設(shè)計(jì)。最后論文還詳細(xì)介紹了芯片抗輻照的方法，特別是對(duì)SEU的產(chǎn)生機(jī)理和減輕技術(shù)進(jìn)行了