SOC系統(tǒng)的高層建?！獠看鎯?chǔ)控制器及總線(xiàn)建模.pdf

1、隨著系統(tǒng)芯片(SoC)技術(shù)的發(fā)展，芯片的復(fù)雜性日益增加，如何在設(shè)計(jì)之初，準(zhǔn)確的從整體上把握系統(tǒng)架構(gòu)，并對(duì)其性能、功耗進(jìn)行評(píng)估，成為SoC設(shè)計(jì)中重大挑戰(zhàn)之一。本文從如何快速準(zhǔn)確的建立SoC高層模型，并對(duì)其架構(gòu)進(jìn)行評(píng)估、優(yōu)化入手，提出建立系統(tǒng)總線(xiàn)的高層次抽象模型，最終實(shí)現(xiàn)整個(gè)系統(tǒng)的抽象模型，從而在設(shè)計(jì)之初準(zhǔn)確地把握系統(tǒng)架構(gòu)。 本文首先比較了當(dāng)前流行的幾種建模工具SYSTEMC和PLI等的優(yōu)缺點(diǎn)，最終因?yàn)锳RM公司的ARMulator

2、在仿真速度上的巨大優(yōu)勢(shì)，選擇其作為本文的建模工具。并在其基礎(chǔ)上建立外部存儲(chǔ)控制器的模型，通過(guò)仿真與真實(shí)芯片比較，表明模型的準(zhǔn)確性高達(dá)95％，達(dá)到高層次建模的要求。 然后在外部存儲(chǔ)控制器模型的基礎(chǔ)上，對(duì)其架構(gòu)進(jìn)行優(yōu)化，針對(duì)GARFIELD系列芯片使用的ARM7TDMI內(nèi)核沒(méi)有緩存(CACHE)的特點(diǎn)，利用SDRAM的突發(fā)(BURST)傳輸特性，在外部存儲(chǔ)控制器中加入CACHE，將數(shù)據(jù)或指令預(yù)取到CACHE中，減少對(duì)SDRAM訪(fǎng)問(wèn)的

3、等待時(shí)間，從而提高系統(tǒng)性能。仿真結(jié)果表明，相比較于GARFIELD芯片，在外部存儲(chǔ)控制器中引入組相關(guān)的數(shù)據(jù)和指令CACHE及預(yù)取結(jié)構(gòu)后，系統(tǒng)性能有50％的提升。 最后在外部存儲(chǔ)控制器模型的基礎(chǔ)上，建立了基于A(yíng)RMulator的AMBA總線(xiàn)模型和外設(shè)接口?？偩€(xiàn)模型由AHB、APB、總線(xiàn)仲裁機(jī)制和中斷控制器(INTC)等組成。外設(shè)的接口包括AHB接口、APB接口和中斷接口。通過(guò)接口可以擴(kuò)展出滿(mǎn)足各種需要的外設(shè)模型，從而在設(shè)計(jì)之初在A(yíng)