高精度流水線adc的1.5bit級電路研究與設計

1、廈門大學學位論文原創(chuàng)性聲明本人呈交的學位論文是本人在導師指導下，獨立完成的研究成果。本人在論文寫作中參考其他個人或集體已經發(fā)表的研究成果，均在文中以適當方式明確標明，并符合法律規(guī)范和《廈門大學研究生學術活動規(guī)范( 試行) 》。另外，該學位論文為( ) 課題( 組)的研究成果，獲得( ) 課題( 組) 經費或實驗室的資助，在( ) 實驗室完成。( 請在以上括號內填寫課題或課題組負責人或實驗室名稱，未有此項聲明內容的，可以不作特別聲明。)聲

2、明人( 簽名) ：5 _ ／至f -Ⅳ乃年] 月7 日摘要流水線型A D C 因為高速高精度特點，被廣泛應用于便攜式通訊產品、高清視頻圖像產品等領域，成為國內外研究的熱點。比較器和M D A C 構成了流水線A D C單級模塊，它們的性能好壞直接影響整個流水線A D C 的速度、精度、功耗等性能。本論文的主要工作是基于O ．3 5C M O S 工藝，設計和兌現(xiàn)1 2 b i t 5 0 M s p s3 ．3 V 流水線A D C 的

3、1 ．5 b i t ／級電路。首先基于流水線A D C 的理論模型，分析誤差及位數(shù)與速度、精度、功耗的關系，根據(jù)1 1 級流水線A D C 的架構，確定單級的性能指標，并細化比較器和M D A C的各自性能指標。設計上采用開關電容電路結構的預放大鎖存器和電荷轉移M D A C 及其運放單元，并進行了版圖設計和后仿真驗證，M P W 工程流片，電路達到設計指標要求，滿足1 2 b i t 5 0 M s p s 流水線A D C 的應用

4、要求。本文的創(chuàng)新點在于：( 1 ) 在比較器電路設計中，采用交叉耦合負載、級聯(lián)架構和電容中和技術降低回饋噪聲和輸入等效失調電壓，并對鎖存器P ／N 對管比例進行理論分析和優(yōu)化，以降低比較器延遲時間。仿真結果為：比較器延遲時間3 7 7 p s ，回饋噪聲4 0 3 u V ( ．2 5 l u V ～1 5 2 u V ) ，失調電壓均值6 ．0 6 m V ，標準差4 ．5 6 m V ；( 2 ) 在M D A C 電路設計中，對運

5、放信號的建立過程進行理論分析，并基于m a t l a b的數(shù)學模型分析單位增益帶寬對建立時間的影響，同時采用新型的套筒式運放，加速M D A C 電路的建立過程，在此基礎上對整個M D A C 電路進行優(yōu)化設計。仿真結果為：增益自舉型運放直流增益1 0 6 ．6 d B ，單位增益帶寬6 0 4 ．3 M H z ，相位裕度7 7 ．5 7 。，建立時間6 ．9 7 n s ；零極點分布在左邊，整個系統(tǒng)是穩(wěn)定的。關鍵字：流水線模數(shù)轉換