四級(jí)流水線(xiàn)數(shù)字信號(hào)處理器核的設(shè)計(jì).pdf

1、數(shù)字信號(hào)處理器在眾多需要進(jìn)行高速數(shù)據(jù)處理的領(lǐng)域都有著廣泛的應(yīng)用。隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高，自80年代中后期以來(lái)，各DSP生產(chǎn)廠(chǎng)家陸續(xù)推出了各自的32位浮點(diǎn)DSP處理器。設(shè)計(jì)有自主產(chǎn)權(quán)的DSP處理器IP核，對(duì)于國(guó)內(nèi)自主研制高端SOC產(chǎn)品，具有很高的實(shí)用價(jià)值。 論文結(jié)合預(yù)研課題，參與完成了一款四級(jí)流水線(xiàn)16位定點(diǎn)DSP處理器IP核設(shè)計(jì)，負(fù)責(zé)完成了其中的數(shù)據(jù)通路的設(shè)計(jì)與驗(yàn)證。本文的主要

2、研究工作包括： 1、分析研究了定點(diǎn)加減法、乘法、移位器等算法和處理器流程，確定了運(yùn)算部件的數(shù)據(jù)通路結(jié)構(gòu)，將定點(diǎn)處理與定點(diǎn)運(yùn)算統(tǒng)一成2-補(bǔ)碼進(jìn)行設(shè)計(jì)； 2、采用基4的Booth算法和4－2壓縮樹(shù)，設(shè)計(jì)了一個(gè)Booth硬件乘法器，并實(shí)現(xiàn)了與進(jìn)位選擇加法運(yùn)算數(shù)據(jù)通路的2個(gè)CLA加法器共享，減小了數(shù)據(jù)通路的面積； 3、完成了定點(diǎn)DSP處理器IP核的數(shù)據(jù)通路設(shè)計(jì)及Verilog編碼，其中包括加法器、乘法器、移位器等運(yùn)算單元