精簡(jiǎn)指令集微處理器流水線架構(gòu)模型的設(shè)計(jì).pdf

1、隨著半導(dǎo)體和通信技術(shù)的迅猛發(fā)展，人們對(duì)嵌入式專用集成電路(ASIC)的要求日益提高。不僅要求芯片有很強(qiáng)的數(shù)據(jù)處理能力，而且還要滿足實(shí)時(shí)響應(yīng)、功耗小、故障率低等苛刻條件。目前中國(guó)的半導(dǎo)體制造業(yè)的蓬勃發(fā)展給予中國(guó)芯片設(shè)計(jì)公司采用世界上最先進(jìn)嵌入式系統(tǒng)技術(shù)——片上系統(tǒng)(SOC)一個(gè)機(jī)會(huì)。在任何片上系統(tǒng)模型中，微處理器都是其核心部分，本論文就是提出了一種可以商用化通用微處理器數(shù)據(jù)通道設(shè)計(jì)模型。　　通過對(duì)比和參照國(guó)內(nèi)外先進(jìn)的微處理器設(shè)計(jì)理念和商

2、業(yè)方案，決定設(shè)計(jì)采取精簡(jiǎn)指令集計(jì)算機(jī)(RISC)微處理器的設(shè)計(jì)，因?yàn)樗鼭M足嵌入式系統(tǒng)對(duì)微處理器的基本要求。在指令集方面選取了兼容MIPS指令集的方法，這樣不僅微處理器的結(jié)構(gòu)更容易被理解，也減輕了自主編寫操作系統(tǒng)的壓力。論文設(shè)計(jì)中采用了五級(jí)流水線結(jié)構(gòu)，分別為取指令、指令譯碼、指令執(zhí)行、存儲(chǔ)器訪問和寄存器寫回。論文中還設(shè)計(jì)了部分控制電路來解決由于采用指令并行結(jié)構(gòu)而帶來的流水線沖突問題——結(jié)構(gòu)災(zāi)害、數(shù)據(jù)災(zāi)害和控制災(zāi)害。通過在芯片性能、成本和功