高速64點(diǎn)FFT芯片設(shè)計(jì)技術(shù)研究.pdf

1、快速傅立葉變換(FFT)作為數(shù)字信號(hào)處理領(lǐng)域的核心算法之一，在現(xiàn)代數(shù)字信號(hào)處理的各個(gè)領(lǐng)域有著極為廣泛的應(yīng)用。隨著寬帶OFDM系統(tǒng)，ADSL調(diào)制器，數(shù)字電視，雷達(dá)及聲納信號(hào)處理系統(tǒng)的應(yīng)用發(fā)展，F(xiàn)FT處理器已經(jīng)成為這些數(shù)字信號(hào)處理系統(tǒng)的關(guān)鍵模塊之一，因此高性能專(zhuān)用FFT芯片的設(shè)計(jì)技術(shù)具有重要研究?jī)r(jià)值。 本文首先介紹了基二FFT算法原理并分析了FFT算法各級(jí)蝶形變換中數(shù)據(jù)及旋轉(zhuǎn)因子進(jìn)行蝶形運(yùn)算的組合規(guī)律。本文接下來(lái)介紹了原位存取FFT

2、算法流圖及固定結(jié)構(gòu)FFT算法流圖的數(shù)據(jù)處理流程，分析比較了根據(jù)這兩種FFT算法流圖進(jìn)行FFT處理器設(shè)計(jì)的不同結(jié)構(gòu)特點(diǎn)。本文根據(jù)固定結(jié)構(gòu)FFT算法流圖的數(shù)據(jù)處理流程對(duì)FFT處理器進(jìn)行了結(jié)構(gòu)劃分以及系統(tǒng)模塊功能定義，并確定了本設(shè)計(jì)FFT處理器的組成結(jié)構(gòu)以及工作方式。 本設(shè)計(jì)FFT處理器系統(tǒng)主要包含F(xiàn)FT運(yùn)算控制器，數(shù)據(jù)存儲(chǔ)器，地址生成單元，蝶形運(yùn)算單元，I/O緩存以及I/O控制器等模塊，這些模塊分別用于FFT變換中間數(shù)據(jù)的暫存與讀寫(xiě)

3、，數(shù)據(jù)的蝶形運(yùn)算處理以及系統(tǒng)各模塊工作狀態(tài)的控制。由于固定結(jié)構(gòu)FFT算法每級(jí)蝶形變換數(shù)據(jù)輸入輸出位置不同，因此系統(tǒng)采用乒乓結(jié)構(gòu)存儲(chǔ)器分別用于每級(jí)蝶形變換蝶形運(yùn)算單元數(shù)據(jù)的讀寫(xiě)并通過(guò)一系列地址產(chǎn)生單元來(lái)生成數(shù)據(jù)的存取地址。蝶形運(yùn)算單元包含多個(gè)加減法及乘法運(yùn)算，因此可以采用流水線結(jié)構(gòu)實(shí)現(xiàn)。此外，本設(shè)計(jì)采用兩個(gè)蝶形運(yùn)算單元并行處理數(shù)據(jù)以提高系統(tǒng)工作速度。系統(tǒng)通過(guò)FFT運(yùn)算控制器及IO控制器來(lái)控制系統(tǒng)各模塊的協(xié)同工作。 在完成系統(tǒng)結(jié)構(gòu)劃

4、分及模塊功能定義后，設(shè)計(jì)采用Verilog HDL對(duì)系統(tǒng)各模塊進(jìn)行編碼設(shè)計(jì)并通過(guò)仿真工具M(jìn)odelSim對(duì)系統(tǒng)各模塊的Verilog代碼進(jìn)行功能仿真，并將本設(shè)計(jì)FFT處理器的Verilog代碼的FFT運(yùn)算處理結(jié)果與Matlab生成的運(yùn)算結(jié)果進(jìn)行對(duì)比驗(yàn)證。在證明系統(tǒng)功能正確后，設(shè)計(jì)對(duì)系統(tǒng)中部分關(guān)鍵模塊的Verilog代碼進(jìn)行初步的邏輯綜合，并對(duì)綜合的網(wǎng)表文件進(jìn)行后仿真及初步布局布線，從而確保設(shè)計(jì)中各模塊Verilog代碼具有可綜合性并初步