SerDes芯片設(shè)計(jì)驗(yàn)證及測(cè)試技術(shù)研究.pdf

1、隨著半導(dǎo)體行業(yè)的發(fā)展，特別是在傳輸接口的發(fā)展上，人們對(duì)傳輸速率的要求越來(lái)越高，SerDes技術(shù)正在取代傳統(tǒng)的并行傳輸成為新一代高速串行接口的主流。SerDes高速串行接口的電路結(jié)構(gòu)復(fù)雜、性能要求嚴(yán)格，為保證芯片的成功流片，對(duì)SerDes電路進(jìn)行有效的功能驗(yàn)證和測(cè)試技術(shù)研究是非常必要的。
　　論文首先介紹了SerDes接口的電路結(jié)構(gòu)，其次，對(duì)高速串行接口測(cè)試技術(shù)進(jìn)行了研究，針對(duì)高速差分信號(hào)質(zhì)量的測(cè)試，重點(diǎn)討論了抖動(dòng)、誤碼率和眼圖方面

2、的知識(shí)，并且對(duì)于SerDes高速接口制定了測(cè)試方案。在芯片的功能驗(yàn)證中，為SerDes芯片設(shè)計(jì)了內(nèi)建自測(cè)試電路，使用該方法能夠更容易地對(duì)芯片進(jìn)行功能驗(yàn)證，并有效檢測(cè)到SerDes內(nèi)部重要模塊的工作情況。接下來(lái)，使用HSIM仿真工具對(duì)SerDes全芯片的各個(gè)工作模式進(jìn)行了功能驗(yàn)證，證實(shí)了在輸入理想信號(hào)和抖動(dòng)信號(hào)的情況下芯片都能正確實(shí)現(xiàn)其功能。最后，采用TSMC0.13 um1P8M標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)了SerDes芯片的版圖設(shè)計(jì)并流片，經(jīng)