

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、天津大學(xué)碩士學(xué)位論文摘要(近年來,先進(jìn)的集成電路技術(shù)對(duì)設(shè)計(jì)提出了新的要求為了解決電路性能提高的要求和互連線延遲影響加劇等問題,人們提出了時(shí)序驅(qū)動(dòng)的集成電路設(shè)計(jì)方小論文討論了針對(duì)亞微米和深亞微米超大規(guī)模集成電路的時(shí)序驅(qū)動(dòng)設(shè)計(jì)方法。該方法包括了:系統(tǒng)設(shè)計(jì)、邏輯綜合、仿真、靜態(tài)時(shí)序分析、布局、建立時(shí)鐘樹、布局優(yōu)化、布線、后仿真等topdown集成電路設(shè)計(jì)方法的步驟。該時(shí)序驅(qū)動(dòng)集成電路設(shè)計(jì)方法,以時(shí)序約束貫穿設(shè)計(jì)的各個(gè)流程步驟,時(shí)刻注意電路滿足
2、時(shí)序約束的情況。這樣,在提高電路性能的同時(shí),也可以縮短設(shè)計(jì)時(shí)間。結(jié)合中科院微電子中心設(shè)計(jì)的0.6um工藝,47萬門,工作頻率為40MHZ的DSP芯弓重點(diǎn)介紹了如何建立時(shí)鐘樹和布局優(yōu)化等,日寸序馬區(qū)動(dòng)物理設(shè)計(jì)中的重要問題??尽S帽疚慕榻B的方法,我。:成功的完成了該芯片的設(shè)訊令關(guān)鍵詞:時(shí)序驅(qū)動(dòng)、集成電路、時(shí)鐘樹、時(shí)序約束天津大學(xué)碩士學(xué)位論文第一章概述第一節(jié)VLSI的發(fā)展趨勢(shì)從晶體管的發(fā)明(BellLab.1947)算起,集成電路技術(shù)發(fā)展剛有
3、so年的歷史,如果從第一塊集成電路的發(fā)明(用MESA技術(shù):TI1958用平面技術(shù):Fairchild1961)算起只有40年。但是IC技術(shù)己經(jīng)歷了從小規(guī)模集成、中規(guī)模集成、大規(guī)模集成、超大規(guī)模集成的階段,現(xiàn)在芯片的集成度己有大于108個(gè)元件的了。近幾十年來,集成電路技術(shù)一直按Moore定律發(fā)展,即集成電路性能每18個(gè)月翻一番。IC這種高速發(fā)展的主要技術(shù)基礎(chǔ)是IC加工工藝的特征線條每代(大約3年為一代)以30%左右的速度在縮小,以及電路的
4、不斷創(chuàng)新。當(dāng)前以硅為原料的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的集成度已高達(dá)256M1Gbit,這意味著可將整套大百科全書的信息存到一個(gè)芯片中去據(jù)預(yù)測(cè),用不到10年,可以用0.lum的工藝制造出16Gbit的DRAM,其存儲(chǔ)量約為四個(gè)人腦的存儲(chǔ)量。MCU是可以反映IC發(fā)展的另一類產(chǎn)品,它的高速發(fā)展依賴于IC電路的速度提升,芯片的集成度的提高,電路的功能復(fù)雜度的增加以及系統(tǒng)設(shè)計(jì)的創(chuàng)新。10年前的386每秒執(zhí)行的指令數(shù)大約為10,條現(xiàn)在的MCU每
5、秒可以執(zhí)行510x108條指令。據(jù)最新消息,英特爾公司已經(jīng)研制出柵氧化層厚度為0.03微米的晶體管,用這種晶體管制造的芯片的速度可以達(dá)到lOGHZ.近年來,國外的先進(jìn)IC工藝的發(fā)展歷程為:1990年為0.8um1993年為0.6um1995年為0.35um1997年為0.25um1999年為0.18um。而國內(nèi)的工藝水平總體上與國外先進(jìn)水平相差三到四代。國外現(xiàn)在用0.18um0.25um的工藝設(shè)計(jì)各種計(jì)算機(jī)、通信等方面的復(fù)雜1C。國內(nèi)已
6、有采用國外開發(fā)的0.25um庫并利用國外的物理設(shè)計(jì)力量,自己進(jìn)行電路邏輯設(shè)計(jì)的。而自己開發(fā)庫自己布局布線進(jìn)行設(shè)計(jì)采用的最高工藝水平是0.6um的工藝。可見我國的集成電路與國外的差距是很大的。今后IC的發(fā)展趨勢(shì)為高速、低壓、低功耗、高集成度。從工藝上講,IC技術(shù)己步入深亞微米并向亞0.1微米技術(shù)發(fā)展。由于VLSI器件按比例縮小時(shí)電路中的連線延遲幾乎不縮小,從而當(dāng)線條變細(xì),芯片的集成度提高、面積增加時(shí),互連線對(duì)芯片的影響也變得日益重要了。為
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- VLSI設(shè)計(jì)中同步電路時(shí)序分析.pdf
- 基于時(shí)鐘偏斜調(diào)度的VLSI時(shí)序優(yōu)化方法研究.pdf
- 全定制VLSI芯片的時(shí)序驗(yàn)證研究.pdf
- 基于LCOS系統(tǒng)的RGB時(shí)序LED光源驅(qū)動(dòng)方法研究與應(yīng)用設(shè)計(jì).pdf
- VLSI設(shè)計(jì)中的形式驗(yàn)證方法研究.pdf
- 時(shí)序驅(qū)動(dòng)的FPGA布局算法研究.pdf
- 基于時(shí)序驅(qū)動(dòng)的綜合技術(shù)研究.pdf
- 深亞微米VLSI GHz時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方法研究.pdf
- 基于靜態(tài)時(shí)序分析的芯片設(shè)計(jì)方法研究.pdf
- 分段時(shí)序查詢優(yōu)化方法研究.pdf
- VLSI的高層次綜合方法研究.pdf
- 用于VLSI布局的計(jì)算智能方法研究.pdf
- 基于素?cái)?shù)域的橢圓曲線密碼的VLSI設(shè)計(jì)方法研究.pdf
- 30488.gps捕獲設(shè)計(jì)與vlsi實(shí)現(xiàn)方法
- VLSI高層測(cè)試生成方法的研究.pdf
- vlsi設(shè)計(jì)導(dǎo)論
- VLSI低功耗設(shè)計(jì)與研究.pdf
- 時(shí)序數(shù)據(jù)維歸約方法的研究.pdf
- 層次化物理設(shè)計(jì)中時(shí)序預(yù)算及優(yōu)化方法.pdf
- 海量時(shí)序數(shù)據(jù)的壓縮存儲(chǔ)方法研究.pdf
評(píng)論
0/150
提交評(píng)論