時序驅(qū)動VLSI設(shè)計方法研究.pdf

1、天津大學(xué)碩士學(xué)位論文摘要(近年來，先進(jìn)的集成電路技術(shù)對設(shè)計提出了新的要求為了解決電路性能提高的要求和互連線延遲影響加劇等問題，人們提出了時序驅(qū)動的集成電路設(shè)計方小論文討論了針對亞微米和深亞微米超大規(guī)模集成電路的時序驅(qū)動設(shè)計方法。該方法包括了:系統(tǒng)設(shè)計、邏輯綜合、仿真、靜態(tài)時序分析、布局、建立時鐘樹、布局優(yōu)化、布線、后仿真等topdown集成電路設(shè)計方法的步驟。該時序驅(qū)動集成電路設(shè)計方法，以時序約束貫穿設(shè)計的各個流程步驟，時刻注意電路滿足

2、時序約束的情況。這樣，在提高電路性能的同時，也可以縮短設(shè)計時間。結(jié)合中科院微電子中心設(shè)計的0.6um工藝，47萬門，工作頻率為40MHZ的DSP芯弓重點介紹了如何建立時鐘樹和布局優(yōu)化等，日寸序馬區(qū)動物理設(shè)計中的重要問題?？尽Ｓ帽疚慕榻B的方法，我。:成功的完成了該芯片的設(shè)訊令關(guān)鍵詞:時序驅(qū)動、集成電路、時鐘樹、時序約束天津大學(xué)碩士學(xué)位論文第一章概述第一節(jié)VLSI的發(fā)展趨勢從晶體管的發(fā)明(BellLab.1947)算起，集成電路技術(shù)發(fā)展剛有

3、so年的歷史，如果從第一塊集成電路的發(fā)明(用MESA技術(shù):TI1958用平面技術(shù):Fairchild1961)算起只有40年。但是IC技術(shù)己經(jīng)歷了從小規(guī)模集成、中規(guī)模集成、大規(guī)模集成、超大規(guī)模集成的階段，現(xiàn)在芯片的集成度己有大于108個元件的了。近幾十年來，集成電路技術(shù)一直按Moore定律發(fā)展，即集成電路性能每18個月翻一番。IC這種高速發(fā)展的主要技術(shù)基礎(chǔ)是IC加工工藝的特征線條每代(大約3年為一代)以30%左右的速度在縮小，以及電路的

4、不斷創(chuàng)新。當(dāng)前以硅為原料的動態(tài)隨機存取存儲器(DRAM)的集成度已高達(dá)256M1Gbit，這意味著可將整套大百科全書的信息存到一個芯片中去據(jù)預(yù)測，用不到10年，可以用0.lum的工藝制造出16Gbit的DRAM，其存儲量約為四個人腦的存儲量。MCU是可以反映IC發(fā)展的另一類產(chǎn)品，它的高速發(fā)展依賴于IC電路的速度提升，芯片的集成度的提高，電路的功能復(fù)雜度的增加以及系統(tǒng)設(shè)計的創(chuàng)新。10年前的386每秒執(zhí)行的指令數(shù)大約為10，條現(xiàn)在的MCU每

5、秒可以執(zhí)行510x108條指令。據(jù)最新消息，英特爾公司已經(jīng)研制出柵氧化層厚度為0.03微米的晶體管，用這種晶體管制造的芯片的速度可以達(dá)到lOGHZ.近年來，國外的先進(jìn)IC工藝的發(fā)展歷程為:1990年為0.8um1993年為0.6um1995年為0.35um1997年為0.25um1999年為0.18um。而國內(nèi)的工藝水平總體上與國外先進(jìn)水平相差三到四代。國外現(xiàn)在用0.18um0.25um的工藝設(shè)計各種計算機、通信等方面的復(fù)雜1C。國內(nèi)已

6、有采用國外開發(fā)的0.25um庫并利用國外的物理設(shè)計力量，自己進(jìn)行電路邏輯設(shè)計的。而自己開發(fā)庫自己布局布線進(jìn)行設(shè)計采用的最高工藝水平是0.6um的工藝?？梢娢覈募呻娐放c國外的差距是很大的。今后IC的發(fā)展趨勢為高速、低壓、低功耗、高集成度。從工藝上講，IC技術(shù)己步入深亞微米并向亞0.1微米技術(shù)發(fā)展。由于VLSI器件按比例縮小時電路中的連線延遲幾乎不縮小，從而當(dāng)線條變細(xì)，芯片的集成度提高、面積增加時，互連線對芯片的影響也變得日益重要了。為