基于靜態(tài)時序分析的芯片設計方法研究.pdf

1、上海交通大學碩士學位論文基于靜態(tài)時序分析的芯片設計方法研究姓名：郝玉虹申請學位級別：碩士專業(yè)：計算機技術應用指導教師：陳進20041201上海交通大學碩士學位論文基于靜態(tài)時序分析的芯片設計方法研究2基金項目使用當前最先進的EDA工具做了深入地分析研究提出了一種基于靜態(tài)時序分析的芯片設計方法來實現(xiàn)設計的快速時序收斂在本論文中詳細闡述了芯片設計流程中諸多方面對靜態(tài)時序的貢獻影響具體分析了各個物理實現(xiàn)階段EDA工具所采用的靜態(tài)時序分析計算模型

2、并指出了它們各個相應的優(yōu)越性與局限性在此基礎上最后給出了相應合理正確的設計約束并且采用合理正規(guī)的步驟順序進行了實驗結果分析在設計的物理實現(xiàn)階段從靜態(tài)時序分析的角度出發(fā)貫穿從RTL設計到最終的GDSII文件的生成對如何達到設計的時序收斂滿足性能要求給出了具有一定參考意義的相應解決方案研究結果表明本論文對靜態(tài)時序分析技術的探討具有一定意義的工程應用價值得出靜態(tài)時序分析技術的確是對微系統(tǒng)芯片SoC進行時序驗證的一種有效手段靜態(tài)時序分析結果的確