基于靜態(tài)時(shí)序分析的芯片設(shè)計(jì)方法研究.pdf

1、上海交通大學(xué)碩士學(xué)位論文基于靜態(tài)時(shí)序分析的芯片設(shè)計(jì)方法研究姓名：郝玉虹申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：計(jì)算機(jī)技術(shù)應(yīng)用指導(dǎo)教師：陳進(jìn)20041201上海交通大學(xué)碩士學(xué)位論文基于靜態(tài)時(shí)序分析的芯片設(shè)計(jì)方法研究2基金項(xiàng)目使用當(dāng)前最先進(jìn)的EDA工具做了深入地分析研究提出了一種基于靜態(tài)時(shí)序分析的芯片設(shè)計(jì)方法來(lái)實(shí)現(xiàn)設(shè)計(jì)的快速時(shí)序收斂在本論文中詳細(xì)闡述了芯片設(shè)計(jì)流程中諸多方面對(duì)靜態(tài)時(shí)序的貢獻(xiàn)影響具體分析了各個(gè)物理實(shí)現(xiàn)階段EDA工具所采用的靜態(tài)時(shí)序分析計(jì)算模型

2、并指出了它們各個(gè)相應(yīng)的優(yōu)越性與局限性在此基礎(chǔ)上最后給出了相應(yīng)合理正確的設(shè)計(jì)約束并且采用合理正規(guī)的步驟順序進(jìn)行了實(shí)驗(yàn)結(jié)果分析在設(shè)計(jì)的物理實(shí)現(xiàn)階段從靜態(tài)時(shí)序分析的角度出發(fā)貫穿從RTL設(shè)計(jì)到最終的GDSII文件的生成對(duì)如何達(dá)到設(shè)計(jì)的時(shí)序收斂滿足性能要求給出了具有一定參考意義的相應(yīng)解決方案研究結(jié)果表明本論文對(duì)靜態(tài)時(shí)序分析技術(shù)的探討具有一定意義的工程應(yīng)用價(jià)值得出靜態(tài)時(shí)序分析技術(shù)的確是對(duì)微系統(tǒng)芯片SoC進(jìn)行時(shí)序驗(yàn)證的一種有效手段靜態(tài)時(shí)序分析結(jié)果的確