數字化變電站中FIR數字濾波與數據同步設計及FPGA實現.pdf

1、隨著數字化變電站的快速發(fā)展，合并單元(MU)的應用也變得越來越廣泛。在數字化變電站中，一方面合并單元采集的數據要求保證一定的精度，同時要求含有較高的諧波頻率成分，以便提供給測量、保護等后續(xù)單元使用，但存在智能電子裝置中的保護裝置接收數據不需要含有高次諧波的問題;另一方面對于數字化變電站中的多個合并單元都把數據輸送給保護等裝置，而各個合并單元采樣數據不一定在同一時刻，這就使得保護等裝置對各路數據的同時獲取存在著問題。為了解決上述問題，本文

2、提出大合并單元思想，它把FIR數字濾波和數據同步結合在一起研究，并用FPGA實現。具體工作如下:
　　 (1)介紹了FIR數字濾波的基本原理，重點闡述了數字濾波分布式算法(DA)，并對分布式算法優(yōu)化進行了分析。同時還介紹了數據同步的基本原理，分析了線性、牛頓和二次數據同步方法在理論情況下的最大誤差。
　　 (2)對數字濾波分布式算法采用了基于Verilog語言的FPGA實現，整個設計過程采用的是自頂而下的層次化和獨立模塊

3、的模塊化思想。并且設計時采用了分布式算法的OBC編碼、多個查找表分割等優(yōu)化算法，將設計的結果與Matlab的仿真結果進行比較，證明了設計的正確性。
　　 (3)對線性數據同步、牛頓數據同步和二次數據同步也采用了基于Verilog語言的FPGA實現，三種算法采用了乘法和除法基本模塊，以及兩種基本模塊的變換模塊來實現各算法，然后分析各算法的結果并進行比較，得到各種算法的適用情況，最后FPGA實現的結果與Matlab仿真結果進行比較，