微機(jī)械陀螺中鎖相環(huán)電路設(shè)計(jì).pdf

1、鎖相環(huán)(PLL, Phase-Locked Loop)是模擬及數(shù)?；旌想娐分械幕倦娐?并且是非常重要的一個(gè)模塊,是一個(gè)能夠跟蹤輸入信號(hào)相位和頻率,并輸出鎖定相位、低抖動(dòng)的頻率信號(hào)的系統(tǒng)。在系統(tǒng)應(yīng)用中,它往往是提供完整解決方法的一個(gè)強(qiáng)有力的技術(shù)手段?；谌A潤上華(CSMC)0.5μm工藝,設(shè)計(jì)了一個(gè)應(yīng)用在微機(jī)械陀螺中的高性能電荷泵鎖相環(huán)(CPPLL, Charge-Pump Phase-Locked Loop)電路,研究了其相位噪聲特性

2、和環(huán)路特性,并對(duì)該鎖相環(huán)進(jìn)行了詳細(xì)的模擬仿真。最后,完成版圖繪制和后仿真工作。該鎖相環(huán)主要應(yīng)用在為微機(jī)械陀螺提供穩(wěn)定高頻載波驅(qū)動(dòng)信號(hào),其設(shè)計(jì)的輸出的時(shí)鐘頻率為250KHz,時(shí)鐘信號(hào)占空比為50%。電路采用標(biāo)準(zhǔn)的CMOS電荷泵鎖相環(huán)結(jié)構(gòu),包括鑒頻鑒相器(PFD)、電荷泵(CP)、低通濾波器(LPF)、壓控振蕩器(VCO)和分頻器(Divider)五個(gè)模塊。論文首先介紹國內(nèi)外鎖相環(huán)的發(fā)展?fàn)顩r,之后從鎖相環(huán)的各模塊入手,詳細(xì)地分析各個(gè)模塊的工

3、作原理以及優(yōu)缺點(diǎn),并給出優(yōu)化方案,最終完成版圖繪制和驗(yàn)證工作。在整個(gè)設(shè)計(jì)中采用了克服死區(qū)的鑒頻鑒相器結(jié)構(gòu)；采用了消除電荷注入和電荷共享的自舉電荷泵結(jié)構(gòu)；采用了噪聲特性較好,輸出頻帶較寬,時(shí)鐘信號(hào)占空比精準(zhǔn)的CSA壓控振蕩器；采用了高速的TSPC分頻器結(jié)構(gòu)。仿真結(jié)果可以看到,輸出頻率抖動(dòng)為：ΔF P -P=7.4844Hz,周期抖動(dòng)為： ps,相對(duì)抖動(dòng)為：0.0299‰。與以往的RC環(huán)形振蕩器為參考信號(hào)時(shí)相比,性能大幅提高。這對(duì)于提高微機(jī)