基于ISS的軟硬件協(xié)同驗(yàn)證技術(shù)研究.pdf

1、隨著系統(tǒng)芯片設(shè)計(jì)規(guī)模越來(lái)越大，功能越來(lái)越復(fù)雜，其中不僅包含大量的硬件電路設(shè)計(jì)，而且包含了相當(dāng)部分的軟件設(shè)計(jì)，因此，系統(tǒng)芯片SOC的驗(yàn)證不僅僅是硬件的驗(yàn)證，還包括軟件的驗(yàn)證，也就是說(shuō)要進(jìn)行軟硬件協(xié)同驗(yàn)證。軟硬件協(xié)同驗(yàn)證的主要目的是驗(yàn)證系統(tǒng)級(jí)芯片軟硬件接口的功能、時(shí)序以及軟硬件設(shè)計(jì)的正確性，并且可以在流片之前開發(fā)應(yīng)用軟件，從而使軟件開發(fā)和硬件設(shè)計(jì)可以并發(fā)進(jìn)行，大大縮短整個(gè)項(xiàng)目的開發(fā)周期。 本文首先對(duì)各種軟硬件協(xié)同驗(yàn)證方法進(jìn)行分析比較

2、，選取基于 ISS (指令集仿真器)和虛擬原型的協(xié)同驗(yàn)證方法對(duì)Garfield芯片的軟硬件進(jìn)行協(xié)同驗(yàn)證。接著根據(jù)Garfield系列芯片的特點(diǎn)，確定協(xié)同驗(yàn)證環(huán)境的框架及各個(gè)組成部分。由于 ARM 公司的ARMulator在仿真速度上的巨大優(yōu)勢(shì)，選擇其作為本文的指令集模擬器，并在其基礎(chǔ)上擴(kuò)展ARM指令級(jí)模擬器的AHB接口。然后，使用C/C++語(yǔ)言設(shè)計(jì)總線功能模型，實(shí)現(xiàn)外圍硬件與軟件之間的信息交互，并運(yùn)用同步優(yōu)化算法加快仿真速度；為了便于軟