版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、PCI(Peripheral Component Interconnect)總線是近年來(lái)出現(xiàn)的一種面向多媒體技術(shù)的優(yōu)秀總線,憑借其豐富的功能和優(yōu)良的性能不僅成為PC機(jī)局部總線的首選,而且成為高端網(wǎng)絡(luò)處理器必備的高速I(mǎi)/O總線。而PCI總線和其它各類總線之間的橋接芯片的設(shè)計(jì)也逐漸成為ASlC設(shè)計(jì)的挑戰(zhàn)性課題。 本文基于國(guó)防預(yù)研項(xiàng)目“高性能網(wǎng)絡(luò)處理器設(shè)計(jì)”,主要研究并實(shí)現(xiàn)了一個(gè)PCI/C BUS橋轉(zhuǎn)換功能的IP Core。PCI/C
2、 BUS橋是網(wǎng)絡(luò)處理器北橋芯片組的一個(gè)重要組成部分,其功能是進(jìn)行PCI總線和C BUS總線協(xié)議之間的轉(zhuǎn)換,實(shí)現(xiàn)PCI設(shè)備和網(wǎng)絡(luò)處理器內(nèi)部的跨總線相互通信。 本論文的主要工作和取得的成果如下: 1.網(wǎng)絡(luò)處理器的體系結(jié)構(gòu)和PCI局部總線規(guī)范的研究; 2.PCI/C BUS橋的結(jié)構(gòu)和功能模塊設(shè)計(jì),包括內(nèi)部各主要狀態(tài)機(jī)、PCI以及C BUS接口邏輯、譯碼模塊等的設(shè)計(jì); 3.FIFO及其控制器的設(shè)計(jì); 4.
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- PCI總線IP CORE的FPGA實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器P4080的IP QoS設(shè)計(jì)與實(shí)現(xiàn).pdf
- AES協(xié)處理器IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核網(wǎng)絡(luò)處理器的IP轉(zhuǎn)發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 網(wǎng)絡(luò)處理器中FBI單元的研究與IP核實(shí)現(xiàn).pdf
- 網(wǎng)絡(luò)處理器中PCI總線的應(yīng)用與驗(yàn)證.pdf
- 基于網(wǎng)絡(luò)處理器的ATM-IP路由轉(zhuǎn)發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- IP流媒體嵌入式網(wǎng)絡(luò)處理器的實(shí)現(xiàn).pdf
- 網(wǎng)絡(luò)處理器中處理單元的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的QoS的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于IXP425網(wǎng)絡(luò)處理器的PCI通信卡的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 網(wǎng)絡(luò)化音頻處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 浮點(diǎn)FFT處理器IP設(shè)計(jì).pdf
- 卷積神經(jīng)網(wǎng)絡(luò)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于IP CORE的PCI接口設(shè)計(jì)及在數(shù)字中頻采集與處理模塊中的應(yīng)用.pdf
- 兼容6502微處理器IP開(kāi)發(fā)與設(shè)計(jì).pdf
- 基于網(wǎng)絡(luò)處理器的包分類引擎設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SystemC的網(wǎng)絡(luò)處理器系統(tǒng)原型設(shè)計(jì)與實(shí)現(xiàn).pdf
- FFT處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的IP-DSLAM接入認(rèn)證系統(tǒng)的研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論