基于FPGA的NoC通訊架構(gòu)的設(shè)計(jì)與測(cè)試.pdf

1、隨著微電子技術(shù)的發(fā)展，超大規(guī)模集成電路的集成度越來(lái)越高，基于片上總線的SoC(System-on-a-Chip)在設(shè)計(jì)上遇到了全局時(shí)鐘難以同步、地址空間有限、無(wú)法支持多節(jié)點(diǎn)并行通訊與系統(tǒng)擴(kuò)展不夠靈活等問(wèn)題，嚴(yán)重制約了集成在單一芯片上SoC的規(guī)模及系統(tǒng)性能。片上網(wǎng)絡(luò)（Network-on-Chip，NoC）將計(jì)算機(jī)宏觀網(wǎng)絡(luò)技術(shù)移植到芯片設(shè)計(jì)中來(lái)，采用由蟲(chóng)孔交換的路由機(jī)制組成的通訊架構(gòu)來(lái)代替?zhèn)鹘y(tǒng)的總線架構(gòu)，實(shí)現(xiàn)處理單元（IP核）之間的互聯(lián)通

2、信，從體系結(jié)構(gòu)上解決了SoC總線架構(gòu)帶來(lái)的問(wèn)題。NoC具有良好的空間可擴(kuò)展性，低傳輸功耗和低延遲的特點(diǎn)，并具備良好的并行通訊能力。
　　 論文的主要工作正是為了驗(yàn)證NoC通訊架構(gòu)的有效性，本文基于2D-Mesh拓?fù)浣Y(jié)構(gòu)展開(kāi)研究，重點(diǎn)介紹了基于FPGA(Filed Programmable Gate Array)的NoC通訊架構(gòu)的設(shè)計(jì)與測(cè)試。論文的工作主要包括三個(gè)方面：（1）NoC通訊架構(gòu)總體設(shè)計(jì)、IP核的添加以及內(nèi)部模塊的設(shè)計(jì)，

3、其中NoC通訊架構(gòu)內(nèi)部模塊主要包括路由器模塊和資源網(wǎng)絡(luò)接口（Resource-Network-Interface，RNI）模塊以及通訊鏈路；（2）FPGA的概念介紹，重點(diǎn)描述了FPGA開(kāi)發(fā)軟件QuartusⅡ的設(shè)計(jì)流程以及基于FPGA的NoC的設(shè)計(jì)方法；（3）利用相關(guān)的綜合測(cè)試軟件對(duì)NoC通訊架構(gòu)的設(shè)計(jì)分別進(jìn)行詳細(xì)的測(cè)試與性能分析。
　　 為了實(shí)現(xiàn)NoC架構(gòu)的實(shí)際應(yīng)用，我們搭建了基于FPGA的一種簡(jiǎn)單的2D-Mesh NoC通訊