基于高性能FPGA與多核DSP架構(gòu)的并行設計.pdf

1、海量數(shù)據(jù)實時處理是當今信號處理領域迫在眉睫的任務，對于雷達信號處理系統(tǒng)，大數(shù)據(jù)實時處理亦是重中之重。傳統(tǒng)雷達信號處理系統(tǒng)由于自身限制，已無法滿足越來越高的處理性能要求。本文對當前并行處理軟硬件技術(shù)進行剖析，設計一種基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡，并研究其并行性。
　　本文首先綜合分析板卡在并行處理能力方面的具體需求，根據(jù)需求進行主處理器芯片選型，選定TI公司最新多核DSP TMS320C6678與Xilinx公司

2、Virtex-7系列高性能FPGA XC7VX690T，針對主處理器芯片提出板卡電源模塊、時鐘模塊的具體設計以及相關外圍電路設計。其次，分析板卡處理器芯片間的并行性，探討與并行性密切相關的高速互聯(lián)技術(shù)SRIO、HyperLink和PCIe，通過并行數(shù)據(jù)流安排以及高速互聯(lián)技術(shù)實現(xiàn)處理器間并行設計。然后，介紹TMS320C6678及其多核同步機制，利用多核并行實現(xiàn)超長點數(shù)FFT為例來探討TMS320C6678的多核并行編程技術(shù)。最后，介紹X

3、ilinx公司全新高層次綜合工具Vivado HLS，分析其并行優(yōu)化策略，利用Vivado HLS可以將 C、C++、System C等高級編程語言算法直接轉(zhuǎn)化為 RTL級代碼并在FPGA上實現(xiàn)。
　　本文完成基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡硬件設計，并實現(xiàn)基于該板卡的軟件并行性分析。探討當前主流的多核 DSP并行編程技術(shù)，對超長點數(shù)FFT實現(xiàn)結(jié)果以及多核DSP并行性能進行分析。利用高層次綜合工具Vivado HL