基于高性能FPGA與多核DSP架構(gòu)的并行設(shè)計.pdf_第1頁
已閱讀1頁,還剩94頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、海量數(shù)據(jù)實時處理是當(dāng)今信號處理領(lǐng)域迫在眉睫的任務(wù),對于雷達(dá)信號處理系統(tǒng),大數(shù)據(jù)實時處理亦是重中之重。傳統(tǒng)雷達(dá)信號處理系統(tǒng)由于自身限制,已無法滿足越來越高的處理性能要求。本文對當(dāng)前并行處理軟硬件技術(shù)進行剖析,設(shè)計一種基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡,并研究其并行性。
  本文首先綜合分析板卡在并行處理能力方面的具體需求,根據(jù)需求進行主處理器芯片選型,選定TI公司最新多核DSP TMS320C6678與Xilinx公司

2、Virtex-7系列高性能FPGA XC7VX690T,針對主處理器芯片提出板卡電源模塊、時鐘模塊的具體設(shè)計以及相關(guān)外圍電路設(shè)計。其次,分析板卡處理器芯片間的并行性,探討與并行性密切相關(guān)的高速互聯(lián)技術(shù)SRIO、HyperLink和PCIe,通過并行數(shù)據(jù)流安排以及高速互聯(lián)技術(shù)實現(xiàn)處理器間并行設(shè)計。然后,介紹TMS320C6678及其多核同步機制,利用多核并行實現(xiàn)超長點數(shù)FFT為例來探討TMS320C6678的多核并行編程技術(shù)。最后,介紹X

3、ilinx公司全新高層次綜合工具Vivado HLS,分析其并行優(yōu)化策略,利用Vivado HLS可以將 C、C++、System C等高級編程語言算法直接轉(zhuǎn)化為 RTL級代碼并在FPGA上實現(xiàn)。
  本文完成基于高性能FPGA與多核DSP架構(gòu)的并行處理板卡硬件設(shè)計,并實現(xiàn)基于該板卡的軟件并行性分析。探討當(dāng)前主流的多核 DSP并行編程技術(shù),對超長點數(shù)FFT實現(xiàn)結(jié)果以及多核DSP并行性能進行分析。利用高層次綜合工具Vivado HL

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論