電源芯片中CMOS帶隙基準(zhǔn)源與微調(diào)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、CMOS技術(shù)成為集成電路設(shè)計(jì)的主流,在模擬集成電路中也被廣泛應(yīng)用.基準(zhǔn)電壓源是模擬電路中的一個(gè)重要單元.采用CMOS工藝設(shè)計(jì)適合于電源芯片中應(yīng)用的帶隙基準(zhǔn)電壓源是本文的主要研究目的.本文介紹了帶隙基準(zhǔn)電壓源的發(fā)展動(dòng)態(tài),分析了帶隙基準(zhǔn)的基本原理,總結(jié)了電阻微調(diào)的各種方法.微功耗、低工作電壓、高電源抑制比是在電源芯片中的基準(zhǔn)源設(shè)計(jì)過(guò)程中遇到的主要挑戰(zhàn).本文比較了各種常用的帶隙基準(zhǔn)源結(jié)構(gòu),針對(duì)電源芯片的性能要求確定了一種可以工作在較低電壓、功

2、耗較小、精度足夠的電路結(jié)構(gòu).運(yùn)用標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)了適合于電源芯片應(yīng)用的帶隙基準(zhǔn)電壓源.本文主要貢獻(xiàn)在于:1.針對(duì)基準(zhǔn)的電源抑制比問(wèn)題,本文比較了NMOS輸入運(yùn)放和PMOS輸入運(yùn)放應(yīng)用在基準(zhǔn)源中的差異,確定了最適合的運(yùn)放結(jié)構(gòu),并通過(guò)RC濾波器改善高頻下的PSRR.2.建立了微調(diào)的數(shù)學(xué)模型,提出了一種簡(jiǎn)潔實(shí)用的微調(diào)方法,使得電源芯片輸出電壓步進(jìn)可調(diào),節(jié)省了芯片面積和芯片量產(chǎn)中的測(cè)試時(shí)間.在電源芯片中,通過(guò)反饋微調(diào)來(lái)修正電壓基準(zhǔn)源的由于C