硬件事務(wù)存儲(chǔ)器的體系結(jié)構(gòu).pdf

1、隨著集成電路技術(shù)和工藝的不斷發(fā)展，片上多處理器結(jié)構(gòu)成為體系結(jié)構(gòu)設(shè)計(jì)者提高系統(tǒng)性能采用的主要手段。片上多處理器結(jié)構(gòu)為軟件編程人員開發(fā)并行編程提供了平臺(tái)，為了充分利用該結(jié)構(gòu)并且使并行計(jì)算的性能達(dá)到最優(yōu)化，并行程序設(shè)計(jì)模型成為研究熱點(diǎn)。目前，在多處理器結(jié)構(gòu)上，一般采用鎖機(jī)制和同步變量來實(shí)現(xiàn)并行程序之間的同步，然而鎖機(jī)制會(huì)導(dǎo)致死鎖，優(yōu)先級(jí)倒置等問題，因此該方法存在很大的局限性。
　　 硬件事務(wù)存儲(chǔ)機(jī)制提出了一種在多處理器結(jié)構(gòu)上程序并行執(zhí)

2、行和同步的方法，該機(jī)制通過將并行程序劃分為并行事務(wù)，通過事務(wù)投機(jī)執(zhí)行充分挖掘程序中的并行性，同時(shí)利用硬件結(jié)構(gòu)來保證事務(wù)原子性、一致性及隔離性。該機(jī)制簡(jiǎn)化編程并且解決鎖機(jī)制帶來的上述問題，有效地提高了并行計(jì)算性能。
　　 本文根據(jù)浙大數(shù)芯實(shí)驗(yàn)室媒體數(shù)字信號(hào)處理器MediaDSP64的體系結(jié)構(gòu)，通過添加以及設(shè)計(jì)硬件事務(wù)寄存器文件、投機(jī)型事務(wù)數(shù)據(jù)緩存(TM-cache)、事務(wù)優(yōu)先級(jí)控制單元、數(shù)據(jù)沖突檢測(cè)模塊等硬件結(jié)構(gòu)，同時(shí)設(shè)計(jì)了硬件事