基于可編程邏輯器件的定時(shí)開(kāi)關(guān)控制系統(tǒng)應(yīng)用研究.pdf

1、電子設(shè)計(jì)自動(dòng)化(EDA)是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，促進(jìn)了工程的發(fā)展。EDA技術(shù)的一個(gè)重要特征就是使用硬件描述語(yǔ)言(HDL)來(lái)完成設(shè)計(jì)文件，在電子設(shè)計(jì)領(lǐng)域受到了廣泛的接受。
　　本文研究的是一種采用單片F(xiàn)PGA芯片進(jìn)行定時(shí)開(kāi)關(guān)控制系統(tǒng)的設(shè)計(jì)，主要闡述如何使用新興的可編程邏輯器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用FP

2、GA的可編程性，簡(jiǎn)潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使定時(shí)開(kāi)關(guān)控制系統(tǒng)體積更小，功能更強(qiáng)大。本設(shè)計(jì)不僅實(shí)現(xiàn)了定時(shí)控制系統(tǒng)所需的一些基本功能，同時(shí)考慮到定時(shí)控制的一些特殊性，更注重把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA芯片，基于QuartusⅡ開(kāi)發(fā)軟件，使用VHDL和Verilog HDL語(yǔ)言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)；利用LCD液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時(shí)更靈活多變，可以按需要