計算全息圖像數(shù)據(jù)處理與顯示系統(tǒng)設(shè)計.pdf

1、隨著科技的發(fā)展，人們已經(jīng)越來越不滿足于傳統(tǒng)的二維圖像所帶來的視覺效果，一直追求通過技術(shù)手段得到反映自然界事物深度感、立體感的具有視覺沖擊力的三維圖像。自從三維全息技術(shù)誕生以來，許多學(xué)者已為三維全息顯示設(shè)計過多種實(shí)現(xiàn)方法。目前，主流的三維全息技術(shù)即計算全息三維顯示，它是一種基于計算機(jī)和圖像處理的新型的全息顯示方法。
　　與采用ASIC(專用集成電路)相比，采用FPGA(現(xiàn)場可編程門陣列)來設(shè)計系統(tǒng)主要有以下兩點(diǎn)優(yōu)勢:一是能用可靠的標(biāo)

2、準(zhǔn)部件迅速進(jìn)行開發(fā)，并且在添加新的功能特性時可以更加方便靈活地修改設(shè)計系統(tǒng)；二是可以在開發(fā)期間或在產(chǎn)品生命期內(nèi)隨時修正錯誤，以保證產(chǎn)品性能的穩(wěn)定。對于生命周期較長和產(chǎn)量較大的應(yīng)用，有時將設(shè)計轉(zhuǎn)化為ASIC專用芯片更為合適。所以FPGA相對ASIC而言，更適合于應(yīng)用在需要快速投放市場且支持遠(yuǎn)程升級的小型項目中。所以本設(shè)計，依托 Altera公司的FPGA芯片CycloneIII EP3C5T144C8實(shí)現(xiàn)圖像處理和驅(qū)動控制，采用Himax

3、的LCoS(硅基液晶反射式顯示器)HX7308作為顯示器，為計算全息三維顯示提供數(shù)據(jù)處理和顯示的硬件平臺
　　本文分為六章來闡述計算全息數(shù)據(jù)處理與顯示系統(tǒng)。
　　首先，在第一章緒論部分，詳細(xì)分析了計算全息技術(shù)的特點(diǎn)，主流顯示技術(shù) LCD和LCoS顯示的優(yōu)缺點(diǎn)，展示了近年來計算全息技術(shù)在國內(nèi)外的發(fā)展情況及取得成果，進(jìn)而闡述了基于FPGA和LCoS的計算全息三維顯示技術(shù)的優(yōu)勢。
　　在第二章中，本文從FPGA的工作原理，F(xiàn)

4、PGA項目開發(fā)流程，以及Altera公司的FPGA/CPLD開發(fā)平臺 QuartusIIV9.1SP2的特性和Verilog HDL四個方面，詳細(xì)介紹了項目開發(fā)的相關(guān)知識。
　　在第三章中，本文詳細(xì)分析了系統(tǒng)設(shè)計中的硬件構(gòu)成和硬件描述語言代碼的設(shè)計思路。硬件原理圖部分主要包括：FPGA開發(fā)板與 LCoS的接口電路部分和LCoS的供電電源部分。采用Verilog HDL和ALtera的IP核完成了代碼部分的七個模塊:系統(tǒng)頂層模塊、用

5、于存儲圖像數(shù)據(jù)的單口 ROM模塊、產(chǎn)生系統(tǒng)時鐘和復(fù)位功能的PLL和系統(tǒng)復(fù)位模塊、負(fù)責(zé)圖像處理的FFT模塊、作為數(shù)據(jù)緩沖器的異步 FIFO模塊、對LCoS進(jìn)行初始化配置的IIC總線模塊和直接驅(qū)動 LCoS的行場驅(qū)動時序模塊。對每個模塊的實(shí)現(xiàn)代碼作了深入分析，給出了在TimeQuest中對系統(tǒng)的時序約束分析過程，并附以時序分析結(jié)果。
　　第四章中，對測量結(jié)果進(jìn)行了分析，利用開發(fā)平臺 QuartusII中內(nèi)嵌的Signal TapII邏