虛擬機(jī)的軟硬件協(xié)同設(shè)計(jì)方法研究.pdf

1、指令集體系結(jié)構(gòu)是軟硬件之間的接口，這個(gè)接口使軟件依賴于底層的硬件實(shí)現(xiàn)，這種依賴使軟件不能在異構(gòu)平臺(tái)上遷移，不能一次編譯、到處運(yùn)行，影響了軟件的互操作性和移植性，也使硬件設(shè)計(jì)者不能輕易改變軟硬件的接口-ISA，影響了體系結(jié)構(gòu)的創(chuàng)新。 本文使用軟硬件協(xié)同設(shè)計(jì)的虛擬機(jī)來減輕軟硬件接口的相關(guān)性，基于二進(jìn)制翻譯技術(shù)，可以實(shí)現(xiàn)一個(gè)異構(gòu)平臺(tái)的虛擬機(jī)，即在源平臺(tái)上構(gòu)造一個(gè)能夠模擬目標(biāo)硬件平臺(tái)的仿真器。目前，動(dòng)態(tài)二進(jìn)制翻譯技術(shù)已從解決不同系統(tǒng)兼容

2、問題的補(bǔ)充技術(shù)，轉(zhuǎn)變?yōu)樾孪到y(tǒng)設(shè)計(jì)的核心技術(shù)。但從易調(diào)試性和靈活性方面考慮，大多數(shù)動(dòng)態(tài)二進(jìn)制翻譯系統(tǒng)仍然是基于軟件實(shí)現(xiàn)的?；谧灾鏖_發(fā)的進(jìn)程級(jí)虛擬機(jī)CrossBit，采用軟硬件協(xié)同設(shè)計(jì)方法，使二進(jìn)制翻譯系統(tǒng)達(dá)到更好的性能、復(fù)雜性、透明性的均衡。分析了動(dòng)態(tài)二進(jìn)制翻譯的結(jié)構(gòu)和性能瓶頸，并建立了性能的數(shù)學(xué)表示模型。根據(jù)量化分析，提出了軟硬件劃分，用硬件加快二進(jìn)制翻譯中的經(jīng)常性事件，在原有PowerPC處理器上，采用FPGA實(shí)現(xiàn)了虛擬機(jī)協(xié)處理器，

3、使單個(gè)處理器支持多指令集。同時(shí)，通過軟件和硬件的緊密耦合，有效的解決了新增的硬件和原有處理器間的同步和通信問題，避免了Context Switch的開銷。 本研究表明：①在硬件的支持下，上下文切換得到消除，Tcache查詢時(shí)間減少為幾條指令的開銷，翻譯時(shí)間大為縮短，對(duì)系統(tǒng)的實(shí)時(shí)性、啟動(dòng)時(shí)間等有重要提高。②Tcache的低Miss率和翻譯單元的空閑可以使協(xié)處理器能夠?yàn)槎鄠€(gè)進(jìn)程或者多個(gè)核提供翻譯服務(wù)，或者在翻譯單元的空閑狀態(tài)關(guān)掉協(xié)處