10-bit高速折疊插值A(chǔ)-D轉(zhuǎn)換器關(guān)鍵電路設(shè)計(jì).pdf

1、隨著數(shù)字信號(hào)處理技術(shù)性能的不斷提升，數(shù)字示波器、軟件無(wú)線電以及無(wú)線通信基站等電子系統(tǒng)對(duì)于高速、高精度A/D轉(zhuǎn)換器的需求日益迫切。折疊插值A(chǔ)/D轉(zhuǎn)換器通過(guò)采用折疊電路和插值電路，繼承了快閃型A/D轉(zhuǎn)換器的高速性能，并減少了比較器的數(shù)目，成為高速高精度A/D轉(zhuǎn)換器領(lǐng)域的研究熱點(diǎn)。
　　本論文首先分析傳統(tǒng)8bit折疊插值A(chǔ)/D轉(zhuǎn)換器的原理，研究參考電壓產(chǎn)生電路、預(yù)放大器、折疊電路和插值電路的原理以及非理想因素。在此基礎(chǔ)上，研究設(shè)計(jì)10位

2、、500MHz折疊插值A(chǔ)/D轉(zhuǎn)換器的關(guān)鍵電路，轉(zhuǎn)換器整體結(jié)構(gòu)采用六級(jí)級(jí)聯(lián)的流水線結(jié)構(gòu)，增加電路的預(yù)處理時(shí)間，提高整體量化通路的采樣率。研究設(shè)計(jì)A/D轉(zhuǎn)換器量化通路中的參考電壓產(chǎn)生電路、預(yù)放大器、折疊電路、插值電路、平均電阻網(wǎng)絡(luò)及比較器。參考電壓產(chǎn)生電路采用LDO結(jié)構(gòu)具有穩(wěn)定基準(zhǔn)參考電壓值的作用，在預(yù)放大器設(shè)計(jì)中，采用平均電阻網(wǎng)絡(luò)以減小預(yù)放大器的輸出失調(diào)電壓，同時(shí)遞增預(yù)放大器輸入對(duì)管的跨導(dǎo)，以調(diào)節(jié)預(yù)放大陣列由于輸出電阻不同帶來(lái)的增益誤差。

3、在折疊電路設(shè)計(jì)中，采用兩級(jí)級(jí)聯(lián)放大器和預(yù)復(fù)位管技術(shù)，減小了倍頻效應(yīng)對(duì)折疊電路性能的影響。插值電路采用3倍插值，減小插值延遲誤差，同時(shí)采用不等值電阻減小插值相位誤差。
　　在Cadence環(huán)境下，基于TSMC0.18μm CMOS工藝，采用Spectre軟件對(duì)量化通路中的關(guān)鍵電路進(jìn)行仿真驗(yàn)證，仿真結(jié)果表明:預(yù)放大器的3dB帶寬為2.76GHz，滿(mǎn)足性能要求，且預(yù)放大陣列產(chǎn)生預(yù)期要求的27個(gè)基準(zhǔn)過(guò)零點(diǎn);折疊電路的3dB帶寬為2.42G