90nm CMOS SRAM位單元工藝、版圖設(shè)計(jì)及低功耗實(shí)現(xiàn)的研究.pdf

1、隨著以電子通訊技術(shù)為代表的現(xiàn)代高科技產(chǎn)業(yè)的不斷發(fā)展，世界集成電路產(chǎn)業(yè)總產(chǎn)值每年也以超過(guò)30﹪的速度發(fā)展。靜態(tài)存儲(chǔ)器(SRAM)作為一種重要的存貯器件被廣泛應(yīng)用于數(shù)字與通訊電路設(shè)計(jì)中，如移動(dòng)電話、PC顯卡、CPU(CentralProcessingUnit)、DSP(DigitalSignalProcessor)等。SRAM是邏輯電路中一種重要部件，其尺寸小，密度高，可以用來(lái)設(shè)計(jì)最小特征尺寸從而研究工藝中的瓶頸問(wèn)題。SRAM又可以很容易得

2、通過(guò)位圖測(cè)試設(shè)備(BitmapTester)進(jìn)行物理單元定位，研究產(chǎn)品的失效模式。而且SRAM的良率可以作為一種半導(dǎo)體整個(gè)制程良率的重要指標(biāo)。種種特點(diǎn)使目前大部分制造企業(yè)的研發(fā)部門(mén)都用其作為一種測(cè)試載體(TestlngVehicle)來(lái)開(kāi)發(fā)新一代的制程。 靜態(tài)存儲(chǔ)器位單元(SRAMBitcell)是SRAM中的基本組成單元。由于SRAM器件小尺寸，高密度，它在CMOS制造技術(shù)中對(duì)工藝要求最高，它的設(shè)計(jì)直接與產(chǎn)品的良率密切相關(guān)。如

3、何針對(duì)新一代的工藝制程進(jìn)行有效的SRAMBitcell設(shè)計(jì)，尤其是對(duì)它的圖形結(jié)構(gòu)(LayoutDesign)的設(shè)計(jì)是每一代CMOS制造技術(shù)關(guān)鍵的問(wèn)題之一。對(duì)SRAMBitcell的電性參數(shù)的測(cè)量和分析也是評(píng)估SRAM特性的重要組成部分。但是由于知識(shí)產(chǎn)權(quán)問(wèn)題，這些方面的報(bào)道和文獻(xiàn)很少，而它們對(duì)新一代制程技術(shù)的開(kāi)發(fā)至關(guān)重要。本文針對(duì)我國(guó)半導(dǎo)體工業(yè)界最先進(jìn)的、處于國(guó)際前沿的90nmCMOS邏輯電路采用對(duì)SRAM位單元的設(shè)計(jì)和電性參數(shù)的測(cè)量與分

4、析進(jìn)行了研究。 隨著半導(dǎo)體器件集成度的提高，特征尺寸的不斷縮小，必然引起靜態(tài)漏電流的增加。同時(shí)，工作的晶體管數(shù)量越多，消耗的能量就越多，導(dǎo)致器件能耗增長(zhǎng)，尤其是器件在不工作時(shí)的能量消耗(StandbyPowerConsumption)快速增長(zhǎng)，而高的電流消耗將降低產(chǎn)品的使用壽命和可靠性。如何通過(guò)工藝優(yōu)化來(lái)降低器件的靜態(tài)漏電流同時(shí)保證器件的性能，也就是保證一定的飽和電流同時(shí)降低器件的漏電流，這是目前CMOS邏輯器件制造的重要研究方

5、向之一，也是目前世界半導(dǎo)體領(lǐng)域研究的重要前沿課題之一。本文將如何通過(guò)優(yōu)化工藝來(lái)減少器件漏電流的問(wèn)題作為一個(gè)重點(diǎn)討論部分。 本論文的主要研究結(jié)果如下： (1)系統(tǒng)總結(jié)了目前國(guó)際前沿的90nmCMOS邏輯電路制造工藝。對(duì)90nmCMOS器件制造采用的新技術(shù)(優(yōu)化的STI隔離、超薄氧化層摻氮工藝優(yōu)化、柵尺寸控制技術(shù)、淺結(jié)技術(shù)、offsetspacer工藝、高速熱退火、光學(xué)邊緣校正等)以及與之相關(guān)的器件性能進(jìn)行了系統(tǒng)性的總結(jié)。

6、 (2)設(shè)計(jì)并優(yōu)化了90nmCMOS邏輯電路中采用的SRAM位單元。討論了SRAM位單元的結(jié)構(gòu)、設(shè)計(jì)中的關(guān)鍵因素以及如何結(jié)合工藝能力來(lái)進(jìn)行SRAM位單元的設(shè)計(jì)和優(yōu)化。本文設(shè)計(jì)的SRAM目前已經(jīng)應(yīng)用在SMIC的90nm邏輯器件產(chǎn)品的量產(chǎn)中。 (3)系統(tǒng)研究了低功耗CMOS邏輯器件的關(guān)鍵參數(shù)，尤其是邏輯器件的靜態(tài)漏電流產(chǎn)生的相關(guān)機(jī)制，系統(tǒng)研究如何通過(guò)工藝優(yōu)化來(lái)減少器件的漏電流。邏輯器件靜態(tài)漏電流相關(guān)機(jī)制的研究與工藝優(yōu)化是目前世