數(shù)字下變頻的抽取濾波器組的ASIC設計.pdf

1、數(shù)字下變頻是軟件無線電的核心技術(shù)之一。其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進一步處理。 抽取濾波器組是數(shù)字下變頻中的核心模塊，它通過抽取、濾波將下變頻后的高速信號降速，使其能夠滿足后級器件處理速度的要求。時域上對信號進行抽取會導致其頻譜的擴展與混疊，因此，需要設計滿足抗混疊要求的數(shù)字濾波器，且該濾波器性能的好壞直接影響數(shù)字下變頻器的性能。 本文首先介紹

2、了數(shù)字下變頻原理和基本結(jié)構(gòu)，對其主要算法：CORDIC算法、分布式算法、重采樣理論、反饋控制理論等分別進行了適當討論。 本文研究了抽取濾波器組中各濾波器理論，采用折疊技術(shù)和復用技術(shù)優(yōu)化HB濾波器結(jié)構(gòu)，采用分布式算法優(yōu)化FIR濾波器結(jié)構(gòu)，降低了電路功耗，節(jié)約了硬件資源。 根據(jù)上述討論的算法，本文設計了抽取濾波器組中CIC模塊、HB模塊和FIR模塊的RTL實現(xiàn)結(jié)構(gòu)。 本文從ASIC設計流程入手，介紹數(shù)字下變頻電路為保

3、證芯片成功而采取的一些特殊策略，如復位機制和存儲器設計方法等，以及基于0.13um工藝庫進行綜合、可測性設計、靜態(tài)時序分析、布局布線時遇到的具體問題與解決方法。 為了驗證根據(jù)本文提出的設計方法設計的數(shù)字下變頻芯片性能，本文最后討論了數(shù)字下變頻的系統(tǒng)建模、FPGA驗證與ASIC芯片測試方法，并對測試結(jié)果進行了分析。 本論文中所討論的算法與ASIC芯片設計方法等已在論文作者參與的高速數(shù)字下變頻芯片項目中實現(xiàn)。本數(shù)字下變頻設計