基于FPGA的AIS鏈路層SOC芯片研究.pdf

1、當(dāng)今世界，海上運(yùn)輸業(yè)在整個運(yùn)輸行業(yè)中扮演著不可替代的角色，在航運(yùn)事業(yè)高速發(fā)展的背景下，為船舶提供更穩(wěn)定的通信與安全保障等服務(wù)的要求也就更迫切。船舶自動識別系統(tǒng)(Automatic Identification System)工作在VHF的頻率范圍內(nèi)，用于收發(fā)動態(tài)、靜態(tài)航行信息，并基于這些信息實(shí)現(xiàn)船舶避碰、確定航向航速、定位等功能，以保證船舶的航行安全。
　　 本課題主要研究AIS系統(tǒng)終端中的鏈路層SOC芯片的設(shè)計與實(shí)現(xiàn)。鏈路層S

2、OC芯片主要用于處理接收到的電文，完成電文的HDLC解包任務(wù)和HDLC打包任務(wù)，以及驅(qū)動GMSK工作和驅(qū)動C-BUS總線與ARM芯片通信。本課題在ISE12.3軟件環(huán)境下應(yīng)用verilog語言完成設(shè)計并進(jìn)行模擬仿真測試，并在Xilinx公司的Virtex-4開發(fā)板上進(jìn)行硬件板上測試。
　　 在本設(shè)計中具體研究了AIS的HDLC通信協(xié)議，設(shè)計的邏輯主要可以分為三大部分:第一部分主要用于驅(qū)動與ARM進(jìn)行信息交互的C-BUS總線并且解

3、析來自ARM的控制字;第二部分主要用于實(shí)現(xiàn)發(fā)送數(shù)據(jù)的緩存以及HDLC打包的功能，HDLC打包功能包括產(chǎn)生FCS校驗(yàn)位、比特填充、添加開始與結(jié)束標(biāo)志位等;第三部分主要用于實(shí)現(xiàn)接收數(shù)據(jù)的緩存以及HDLC解包的功能，HDLC解包功能包括驗(yàn)證FCS校驗(yàn)位、去除比特填充、檢測開始與結(jié)束標(biāo)志位等。以上部分的若干模塊都在ISE12.3環(huán)境下完成編寫和仿真測試。
　　 本設(shè)計實(shí)現(xiàn)的AIS基帶數(shù)據(jù)處理功能是AIS終端設(shè)備的重要組成部分，研究內(nèi)容是