基于FPGA的SOC設(shè)計(jì)與驗(yàn)證.pdf

1、SOC(System-on-Chip)稱為系統(tǒng)級芯片，也稱為片上系統(tǒng)，是一個有專用功能的集成電路，它包括完整系統(tǒng)和嵌入軟件。SOC可以充分利用已有的設(shè)計(jì)積累,顯著地提高了ASIC的設(shè)計(jì)能力,因此發(fā)展非常迅速,引起了工業(yè)界和學(xué)術(shù)界的關(guān)注，SOC隨之成為集成電路發(fā)展的必然趨勢，因此準(zhǔn)確高速的設(shè)計(jì)SOC的方法是SOC設(shè)計(jì)的迫切需要。
　　首先，本論文介紹了FPGA的概念和組成部分，介紹了SOC和CPU的發(fā)展歷程和發(fā)展前景，給出了SOC的

2、設(shè)計(jì)背景和設(shè)計(jì)流程。
　　其次，本論文針對自頂向下的設(shè)計(jì)一個 SOC應(yīng)用了一種準(zhǔn)確的分析方法，即潛伏期分析方法，并且提出了一種高速的實(shí)現(xiàn)方法，即全流水線實(shí)現(xiàn)方法；并敘述了有限狀態(tài)機(jī)理論；在設(shè)計(jì)過程中應(yīng)用了TP（Ticks Process charts）圖和SFM(Sequential Machine Flow)表的設(shè)計(jì)方法；應(yīng)用這些理論方法完成了一個片上系統(tǒng)的架構(gòu)設(shè)計(jì)，CPU的架構(gòu)設(shè)計(jì)；完成 CPU的指令系統(tǒng)設(shè)計(jì)，并對取指周期和路

3、徑，執(zhí)行周期和路徑，進(jìn)行了精確的潛伏期分析；同時指令系統(tǒng)加入中斷進(jìn)入序列和中斷返回指令RTI的潛伏期分析，給片上系統(tǒng)加入了中斷功能。
　　最后，論文采用verilog HDL語言進(jìn)行片上系統(tǒng)和CPU各個模塊的設(shè)計(jì),板上系統(tǒng)SOB的架構(gòu)設(shè)計(jì)和各個模塊的設(shè)計(jì)，設(shè)計(jì)了流水燈和菲薄納契序列（Fibonacci）的算法流程圖,用匯編語言進(jìn)行編寫。Modelsim對流水燈和菲薄納契序列（Fibonacci）進(jìn)行仿真驗(yàn)證，然后將設(shè)計(jì)好的板上系統(tǒng)