10位，100MS-s ADC的研究與優(yōu)化.pdf

1、在已有模數(shù)轉換器的基本結構中，逐次逼近(Successive Approximation)型和過采樣(Oversampling)型可以實現(xiàn)比較高的精度，但受結構的限制這兩種類型都難以實現(xiàn)更高的速度。流水線結構模數(shù)轉換器是一種研究和應用非常廣泛的模數(shù)轉換器結構，在精度、速度和功耗上相對其它類型有很大的改進，是高速高精度領域的主要應用類型。
　　 在高端可視信號處理，高速大規(guī)模數(shù)字通信，以及醫(yī)療呈像等領域的研究開發(fā)中，需要采樣頻率達

2、到100MS/s，奈氏帶寬的動態(tài)范圍接60dB的ADC。為達到這些要求，人們對一種功能強大的，同時具有合理的面積和功耗的ADC的電路和結構進行了持續(xù)不斷的研究。這里，我們對在標準CMOS工藝下實現(xiàn)這樣一個ADC尤為關注。
　　 本文首先討論了在時間插入，或是并行，流水線結構ADC中的一些已知問題。然后，針對這些問題，我們給出一個10位的，最大采樣頻率95MHz的0.6um CMOS工藝下的結構，并進行說明。在低的轉換速率下，它的

3、信噪失真比（Signal-to-Noise And Distortion-Ration）達到59.5dB，而在50MHz輸入頻率，95MHz轉換頻率下，其SNDR可達到50dB。通過一個很小的失調控制來抑制fs/2處頻譜，其無雜散動態(tài)范圍（SFDR）可達到65dB。ADC由全差動電路實現(xiàn)，采用2通道3級流水線結構。每級轉換4位，12位中的2位用于數(shù)字糾錯。同時針對這種結構的次級模數(shù)轉換器（sub-ADC）中的比較器結構，我們進行了深入的