課程設(shè)計----基于eda技術(shù)的交通燈控制器的設(shè)計

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：22 大小：1.02MB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩21頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、　　摘要　　本設(shè)計是基于EDA技術(shù)的交通燈控制器的設(shè)計。該設(shè)計通過用數(shù)字信號自動控制十字路口交通燈狀態(tài)轉(zhuǎn)換的方法,指揮各種車輛和行人安全通行,實現(xiàn)十字路口交通管理的自動化。在本次課程設(shè)計里，用VHDL語言為基礎(chǔ)來實現(xiàn)設(shè)計交通控制信號燈，在Quartus II軟件完成其仿真，實現(xiàn)各個路口上紅綠燈轉(zhuǎn)換。

2、　　關(guān)鍵詞：交通信號燈， VHDL，仿真　　Abstract　　This design is based on EDA technology, traffic light controller. The design with digital signal control intersections by traf

3、fic light state transition method, the command of various vehicles and pedestrians safe passage, a crossroads of traffic management to achieve automation. In this curriculum design, the use of VHDL language-based approac

4、h to design traffic control signal, the Quartus II software to complete the simulation, realization of the trunk and branches Road to the traffic lights c　　Keywords：Street-traffic control lights， VHD

5、L ， Simulation　　目錄　　摘要I　　AbstractII　　目錄III　　第1

6、章緒論1　　1.1課程設(shè)計背景1　　1.2設(shè)計任務(wù)與要求1　　1.3方案對比2　　1.4 進(jìn)度安排2　　第二章設(shè)計總體框圖3<

7、;p>　　第三章功能模塊4　　3.1控制模塊4　　3.2輸出模塊6　　3.3分頻模塊9　　3.4綠燈閃爍控制模塊10

8、　　3.5掃描模塊11　　3.6譯碼模塊13　　3.7deled模塊14　　附錄總體設(shè)計電路圖17　　心得體會18　　參考文獻(xiàn)19</b

9、>　　第1章緒論 　　1.1課程設(shè)計背景　　目前，全國大中城市普遍存在著道路擁擠、車輛堵塞、交通秩序混亂的現(xiàn)象，交通事故頻發(fā)，這給人民的生命財產(chǎn)安全帶來了極大的損失。如何解決城市交通問題已成為全社會關(guān)注的焦點和大眾的迫切呼聲。

10、探究城市交通發(fā)展中存在問題的原因，無論是從宏觀上還是從微觀上分析，其根本原因在于城市交通系統(tǒng)的管理機制不適應(yīng)。城市交通控制系統(tǒng)（UTC ，Urban Traffic Control System）是現(xiàn)代城市智能交通系統(tǒng)（IDJ ，Intelligent transport system）的組成之一，主要用于城市道路交通的控制與管理。城市平交路口實現(xiàn)交通信號控制是城市交通管理現(xiàn)代化的基本標(biāo)志之一，是提高交通管理效能的重要技術(shù)手段。路口信號

11、控制器是控制交叉路口交通信號的設(shè)備，它是交通信號控制的重要組成部分。各種交通控制方案，最終都要由路口信號控制器來實現(xiàn)。為了確保十字路口的行人和車輛順利、暢通地通過,往往采用電子控制的交通信號來進(jìn)行指揮。伴隨著社會的發(fā)展以及人類生活水平的提高,汽車的數(shù)量在不斷增加，EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域也在不斷的擴大與深入，機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域　　1.2設(shè)計任務(wù)與

12、要求　　能顯示十字路口東西、南北兩個方向的紅、黃、綠燈的指示狀態(tài)。用LED燈表示當(dāng)前交通狀態(tài)。　　能實現(xiàn)正常的倒計時功能。用兩組七段數(shù)碼管倒計時顯示當(dāng)前交通狀態(tài)剩余秒數(shù)。　　該交通燈的亮滅順序如下：　　1.2.1能實現(xiàn)特殊狀態(tài)的功能。例如消防車、救護車或其他需要優(yōu)先放行的

13、車輛通過時實現(xiàn)下列功能：　?、侔聪绿厥鉅顟B(tài)鍵后，能實現(xiàn)特殊狀態(tài)功能；　　②顯示倒計時的兩組數(shù)碼管閃爍；　?、塾嫈?shù)器停止計數(shù)并保持在原來的狀態(tài)；　?、軚|西、南北路口均顯示紅燈狀態(tài)；　?、萏厥鉅顟B(tài)解除后能繼續(xù)計數(shù)；

14、　　1.2.2能實現(xiàn)總體清零功能。按下清零鍵后，系統(tǒng)實現(xiàn)總體清零，計數(shù)器由初始狀態(tài)計數(shù)，對應(yīng)狀態(tài)的指示燈亮。　　用VHDL語言設(shè)計符合上述要求的交通燈控制器，并用層次化設(shè)計方法設(shè)計該電路。　　1.3方案對比　　實現(xiàn)路口交通燈系統(tǒng)的控制方法很多，可以用標(biāo)準(zhǔn)

15、邏輯器件、可編程序控制器等方案來實現(xiàn)。　　方案一　　采用VHDL語言直接編寫，實現(xiàn)交通燈指揮功能。但此方案編寫復(fù)雜且困難，開發(fā)時間較長。編譯后，不便讀懂，找出錯誤很困難。　　方案二　　采用模塊層次

16、化設(shè)計，將此設(shè)計分為四個模塊：計時模塊，狀態(tài)控制模塊，信號燈顯示模塊，數(shù)碼掃描顯示模塊。將四個模塊再分別用VHDL語言編寫成，做成原理圖模塊，用原理圖輸入法做整個設(shè)計的頂層文件。此方案設(shè)計方便、簡單，方法易懂、易操作，也易于尋找程序中的錯誤，故我們采用此方案。　　1.4 進(jìn)度安排　　1.星期一：下達(dá)設(shè)計任務(wù)書，介紹課

17、題內(nèi)容與要求；　　分配任務(wù):嚴(yán)文憑，上網(wǎng)搜集資料，審核，打??；　　李海龍，對資料進(jìn)行初步整理，以備選用；　　胡二強，確定設(shè)計方案，并做系統(tǒng)分析，研究。　　2.查找資料，確定總體設(shè)計方案和單元電路設(shè)計；　　3.星期三～第二周星期一：

18、單元電路設(shè)計與仿真，硬件下載；　　4.第二周星期二、三：硬件下載；　　5.第二星期四：書寫設(shè)計報告；　　6.第二星期五：打印相關(guān)圖紙，答辯。　　第二章設(shè)計總體框圖　　各模塊功能如下：<

19、/p>　　從電路框圖可以看到由減計數(shù)器、控制器組成了最基本的電路，其中計數(shù)器經(jīng)過掃描電路以BCD碼輸出的形式通過譯碼器與外部數(shù)碼管相連；控制器控制LED燈的狀態(tài)以及計數(shù)器的計數(shù)、暫停計數(shù)。　　分頻器可以分出標(biāo)準(zhǔn)的1Hz頻率信號以及掃描所需要頻率信號。　　總體框圖中，reset為復(fù)位（清零）信號，urgen為特殊狀態(tài)信號。<

20、;/p>　　第三章功能模塊　　交通燈控制器的信號說明：　　reset：系統(tǒng)復(fù)位；　　clk:計時和閃爍頻率　　clk1:掃描頻率；　　urgen:緊急情況既特殊狀

21、態(tài)信號，高電平代表緊急情況出現(xiàn)；　　state:狀態(tài)變化信號，00代表東西綠燈，南北紅燈；01代表東西黃燈，南北紅燈；10代表東西紅燈，南北綠燈；11代表東西紅燈，南北黃燈；　　sub1,sub2:東西和南北方向的計數(shù)器減1信號；　　set1,set2:東西和南北方向的計數(shù)器置數(shù)信號；&l

22、t;p>　　setg1,setg2: 東西和南北方向的綠燈閃爍信號；　　r1,g1,y1:代表東西方向的紅燈、綠燈和黃燈；　　led1:代表東西方向的倒計時顯示；　　r2,g2,y2:代表南北方向的紅燈、綠燈和黃燈；　　led2: 代表南北方向的倒計時顯示；<

23、/p>　　模塊說明：　　3.1控制模塊　　通過對時鐘的計數(shù)控制運行狀態(tài)的改變，輸出相應(yīng)的狀態(tài)變化信息、遞減信號和置數(shù)信號給輸出模塊進(jìn)行顯示同時輸出綠燈閃爍控制信號給綠燈閃爍控制模塊；出現(xiàn)緊急情況時停止計數(shù)和狀態(tài)的變化，解除緊急狀態(tài)后繼續(xù)原來的運行狀態(tài)。

24、　　VHDL源程序為：　　LIBRARY ieee;　　USE ieee.std_logic_1164.all;　　USE ieee.std_logic_unsigned.all;　　Enti

25、ty ledcontrol IS　　PORT(　　reset,clk,urgen :IN std_logic;　　state :OUT std_logic_vector(1 downto 0);　　sub,se

26、t1,set2,setg1,setg2 :OUT std_logic);　　end ledcontrol;　　architecture a of ledcontrol is　　signal count : std_logic_vector(6 downto 0);

27、signal subtemp:std_logic;　　begin　　sub<=subtemp and (not clk);　　statelabel:　　process(reset,clk)

28、;　　begin　　if reset='0' then　　count<="0000000";　　state<="00";　　elsif clk'event a

29、nd clk='1' then　　if urgen='0' then count<=count+1;　　subtemp<='1';　　elsif urgen='1' then subtemp<='0';</p

30、>　　end if;　　if count=0 then state<="00";set1<='1';set2<='1';　　elsif count=28 then state<="01";set

31、1<='1';　　elsif count=33 then state<="10";set1<='1';set2<='1';　　elsif count=61 then state<="11";set2<='1';<

32、;/p>　　elsif count=66 then count<="0000000";else set1<='0';set2<='0';　　end if;　　if count>24 and count<27

33、　　then setg1<='1';setg2<='0';　　elsif count>32 and count<60　　then setg2<='1';setg1<='0';

34、;　　else setg1<='0';setg2<='0';　　end if;　　end if;　　end process statelabel;<

35、;b>　　end a;　　生成模塊為：　　仿真波形為：　　3.2輸出模塊　　在正常狀態(tài)下通過控制模塊輸出的state狀態(tài)信號， su

36、b1,sub2 減信號和set1,set2 置數(shù)信號控制東西和南北方向的指示燈和計數(shù)顯示；緊急狀態(tài)下通過urgen緊急信號， clk時鐘信號處理緊急情況，東西和南北方向均輸出紅燈，計數(shù)輸出值停止倒計時并不斷閃爍。　　VHDL源程序為：　　LIBRARY ieee;　　USE

37、ieee.std_logic_1164.all;　　USE ieee.std_logic_unsigned.all;　　ENTITY ledshow IS　　PORT(　　clk,urgen : IN std_logi

38、c;　　state : IN std_logic_vector(1 downto 0);　　sub,set1,set2 :IN std_logic;　　r1,g1,y1,r2,g2,y2 :OUT std_logic;　　led1,l

39、ed2 :OUT std_logic_vector(7 downto 0));　　END ledshow;　　ARCHITECTURE a OF ledshow IS　　Signal count1,count2 : std_logic_vector(7 downto 0);</p&

40、gt;　　Signal setstate1,setstate2 : std_logic_vector(7 downto 0);　　Signal tg1,tg2,tr1,tr2,ty1,ty2:std_logic;　　BEGIN　　led1<=&

41、quot;00000000" when urgen='1' and clk='0' else count1;　　led2<="00000000" when urgen='1' and clk='0' else count2; 　　tg1<='

42、;0' when state="00" and urgen='0' else '0';　　ty1<='0' when state="01" and urgen='0' else '0';　　tr1<='0&#

43、39; when state(1)='1' or urgen='1' else '0';　　tg2<='0' when state="10" and urgen='0' else '0';　　ty2<='0' w

44、hen state="11" and urgen='0' else '0';　　tr2<='0' when state(1)='0' or urgen='1' else '0';　　setstate1<="000101

45、01"when state="00" else　　"00000011"when state="01" else　　"00011000";　　Setstate2<="00010101"when sta

46、te="10" else　　"00000011"when state="11" else　　"00011000";　　Label2:　　PROCESS(s

47、ub)　　BEGIN　　IF sub'event and sub='1' then 　　IF set2='1' or count2=1 then　　count2<=setstate2;&

48、lt;/p>　　elsif count2(3 downto 0)="0000" then count2<=count2-7;　　else count2<=count2-1;　　end if;　　g2

49、<=tg2;　　r2<=tr2;　　y2<=ty2;　　end if;　　end process label2;<

50、/p>　　label1:　　PROCESS(sub)　　BEGIN　　IF sub'event and sub='1' then 　　IF se

51、t1='1' or count1=1 then　　count1<=setstate1;　　elsif count1(3 downto 0)="0000" then count1<=count1-7;　　else count1<=count1-1;</p&

52、gt;　　end if;　　g1<=tg1;　　r1<=tr1;　　y1<=ty1;<p&g

53、t;　　end if;　　end process label1;　　end a;　　生成模塊為：　　仿真波形為：<

54、/p>　　3.3分頻模塊　　將時鐘信號經(jīng)過分頻得到所需要的信號。系統(tǒng)的動態(tài)掃描需要1HZ的脈沖，而系統(tǒng)時鐘計時模塊需要1HZ的脈沖。分頻模塊主要為系統(tǒng)提供所需的時鐘計時脈沖。該模塊將1kHZ的脈沖信號進(jìn)行分頻，產(chǎn)生方波，作為系統(tǒng)時鐘計時信號。　　VHDL源程序為：<

55、/b>　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity div is　　port(clk_in:I

56、N std_logic;　　div_outb,div_outc:OUT std_logic);　　end div;　　ARCHITECTURE a OF div IS　　signal fre_nb:integer range 0 to

57、 50000000;　　signal fre_nc:integer range 0 to 50000;　　signal clk_tmpb:std_logic;　　signal clk_tmpc:std_logic;　　begin<

58、;/p>　　div_outb<=clk_tmpb;　　div_outc<=clk_tmpc;　　process(clk_in)　　begin　　if falling_edge(clk_in)th

59、en　　if fre_nb>49999999 then　　fre_nb<=0;　　clk_tmpb<=not clk_tmpb;　　else　　fre_nb<=fre_

60、nb+1;　　end if;　　if fre_nc>49999 then　　fre_nc<=0;　　clk_tmpc<=not clk_tmpc;　　els

61、e　　fre_nc<=fre_nc+1;　　end if;　　end if;　　end process;　　E

62、ND a;　　生成模塊為：　　3.4綠燈閃爍控制模塊　　當(dāng)滿足綠燈閃爍條件時，綠燈閃爍。　　VHDL源程序為:　　LIBRARY ie

63、ee;　　USE ieee.std_logic_1164.all;　　USE ieee.std_logic_unsigned.all;　　Entity ctrg is　　port(clk,setg1,setg2 ,urgen: in std_logic;

64、;　　ig1,ig2 : in std_logic;　　g1,g2 :out std_logic );　　end ctrg;　　architecture a of ctrg is<

65、;b>　　begin　　process(clk,setg1,setg2)　　variable tg1: std_logic:=ig1;　　variable tg2: std_logic:=ig2;　　begin

66、;　　g1<=tg1 and ( not urgen);g2<=tg2 and(not urgen);　　if clk'event and clk='1' then　　if setg1='1' then tg1:=not tg1;<

67、p>　　elsif setg2='1' then tg2:=not tg2;　　else tg1:=ig1;tg2:=ig2;　　end if;　　end if;　　end

68、process;　　end a;　　生成模塊為：　　仿真波形為：　　3.5掃描模塊<p&g

69、t;　　該模塊用于產(chǎn)生對數(shù)碼管的片選信號,可以根據(jù)控制信號,驅(qū)動交通信號燈以及倒計時數(shù)碼管的顯示。　　VHDL源程序為：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.s

70、td_logic_unsigned.all;　　use ieee.std_logic_arith.all;　　entity seltime2 is　　port(　　clk1,reset:in std_logic;

71、　　d1,d2:in std_logic_vector(7 downto 0);　　daout:out std_logic_vector(3 downto 0);　　sel:out std_logic_vector(2 downto 0));　　end seltime2;

72、　　architecture fun of seltime2 is　　signal count:std_logic_vector(2 downto 0);　　begin　　sel<=count;　　proc

73、ess(clk1,reset)　　begin　　if(reset='0')then　　count<="000";　　elsif(clk1'event and clk1='1&#

74、39;)then　　if(count>"100")then　　count<="000";　　else　　count<=count+1;

75、　　end if;　　end if;　　case count is　　when"000"=>daout<=d1(3 downto 0);　　when"00

76、1"=>daout<=d1(7 downto 4);　　when"010"=>daout<=d2(3 downto 0);　　when"011"=>daout<=d2(7 downto 4);　　when others =>

77、; null;　　end case;　　end process;　　end fun;　　生成模塊為：

78、;　　仿真波形為：　　3.6譯碼模塊　　VHDL源程序為：　　LIBRARY ieee;　　use ieee.std_logic_1164.all;&l

79、t;p>　　use ieee.std_logic_unsigned.all;　　ENTITY decode3_8 IS　　PORT(SEL:IN std_logic_vector(2 downto 0);　　Q:OUT std_logic_vector(7 downto 0)<

80、p>　　);　　END decode3_8;　　ARCHITECTURE a OF decode3_8 IS　　BEGIN　　Q<="11111110"when s

81、el=0 else　　"11111101"when sel=1 else　　"11111011"when sel=2 else　　"11110111"when sel=3 else　　"11111111

82、";　　END a;　　生成模塊為:　　仿真波形為　　3.7deled模塊　　該模塊將輸入數(shù)據(jù)轉(zhuǎn)換為七段數(shù)

83、碼管需要的數(shù)據(jù)。　　VHDL源程序為　　LIBRARY ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;

84、;　　ENTITY deled IS　　PORT(num:IN std_logic_vector(3 downto 0);　　led:OUT std_logic_vector(6 downto 0));　　END deled;　　ARCHITECTURE fun OF d

85、eled IS　　BEGIN　　led<="1111110"when num="0000"else　　"0110000"when num="0001"else<

86、p>　　"1101101"when num="0010"else　　"1111001"when num="0011"else　　"0110011"when num="0100"else

87、"1011011"when num="0101"else　　"1011111"when num="0110"else　　"1110000"when num="0111"else　　"1

88、111111"when num="1000"else　　"1111011"when num="1001"else　　"1110111"when num="1010"else　　"0011111&

89、quot;when num="1011"else　　"1001110"when num="1100"else　　"0111101"when num="1101"else　　"1001111"wh

90、en num="1110"else　　"1000111"when num="1111";　　END fun;　　生成模塊為:<b&

91、gt;　　仿真波形為　　不加掃描電路和分頻模塊即只有l(wèi)ed燈顯示和剩余時間時仿真波形為：　　只有l(wèi)ed燈顯示和剩余時間時仿真波形　　附錄總體設(shè)計電路圖　　心得體會　　經(jīng)過

92、這兩周EDA課程設(shè)計以后，我發(fā)現(xiàn)我們在課本里學(xué)到的知識是很少的，若想學(xué)到很多的知識必須自己去查閱大量的書籍。雖然這次課程設(shè)計中我們要用到自己以前熟悉的軟件，但是時間較久，自己必須重新了解和學(xué)習(xí)軟件的用法。　　這次課程設(shè)計的目的，就是用所學(xué)的知識設(shè)計一個實用的系統(tǒng)，熟悉QUARTUS II軟件使用，提高EDA技術(shù)的實際應(yīng)用能力。它培養(yǎng)學(xué)生綜合運用所學(xué)知識 ,鍛煉實踐能力的重要環(huán)節(jié),是對學(xué)生實際工作

93、能力的具體訓(xùn)練和考察過程。　　通過這次課程設(shè)計，不僅讓我了解怎么去設(shè)計程序，更重要的還讓我學(xué)會了怎么樣和別人合作。課程設(shè)計雖然很難做，其實最重要的是你去不去做的問題，再難做的事情只要你努力了就會有結(jié)果，開始，我沒有查找資料，對軟件也不熟悉，也沒有和同學(xué)一起討論。而是一下子就開始去設(shè)計，單打獨斗。每一天自己打開軟件弄個半天，然而總是得不出想要的結(jié)果，也不知道接下來要干什么。后來，和同學(xué)一起討論，找

94、資料。終于我自己的思路也慢慢清晰了。最后經(jīng)過不斷努力，終于完成了任務(wù)，也許做得不是很完美，但我覺得經(jīng)過這兩周，我得到了很大的收獲。　　參考文獻(xiàn)　　[1] 潘松著.EDA技術(shù)與VHDL. 北京：清華大學(xué)出版社,2010.　　[2] 潘松著.EDA技術(shù)實用教程(第二版). 北京：

95、科學(xué)出版社,2005.　?。?］黃任編著. VHDL入門?解惑?經(jīng)典實例?經(jīng)驗總結(jié)(第一版).2005年.北京:北京航空航天大學(xué)出版社.　?。?］鄒彥編著.EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計. 2007年. 北京:電子工業(yè)出版社.　?。?］潘松，黃繼業(yè)編著.EDA技術(shù)與VHDL（第二版）.2007年. 北京:清華大學(xué)出版社

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

課程設(shè)計----基于eda技術(shù)的交通燈控制器的設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

課程設(shè)計----基于eda技術(shù)的交通燈控制器的設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

免費下載