

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、本文實現(xiàn)了一種建立在時域的全數(shù)字鎖相環(huán)模型結(jié)構(gòu),并進(jìn)行了相應(yīng)電路的開發(fā)。時域全數(shù)字鎖相環(huán)整個系統(tǒng)都由數(shù)字模塊組成,環(huán)路中都是二進(jìn)制數(shù)字信號,結(jié)構(gòu)簡潔高效。采用數(shù)控振蕩器和時間數(shù)字轉(zhuǎn)換器共用一個環(huán)形振蕩器的輸出作為多相參考信號,轉(zhuǎn)換精度的乘積為固定值1,且環(huán)路中的數(shù)字模塊對工藝,電源電壓,環(huán)境溫度都不敏感,這些因素都使得整個環(huán)路更加穩(wěn)定。采用數(shù)字移位器替代傳統(tǒng)的除法器,使得電路結(jié)構(gòu)大大簡化,而且在很大的倍頻系數(shù)范圍內(nèi)都保持很好的穩(wěn)定性。對
2、環(huán)路模型的理論分析表明,其傳輸函數(shù)的阻尼系數(shù)和帶寬都只和數(shù)字低通濾波器的兩個增益因子有關(guān),而與電路里其他參數(shù)都無關(guān)。此全數(shù)字鎖相環(huán)具有很大的輸入輸出頻率范圍,在較大的電源電壓,工作溫度,倍頻系數(shù)變化范圍內(nèi)都能夠很好的工作。
該全數(shù)字鎖相環(huán)用上海中芯國際集成電路制造有限公司0.13μm標(biāo)準(zhǔn)CMOS數(shù)字邏輯工藝實現(xiàn),整個芯片面積為0.09mm2。測試結(jié)果表明,此結(jié)構(gòu)在輸入頻率范圍從50KHz到25MHz,分頻系數(shù)范圍從16到2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 一種自動變模全數(shù)字鎖相環(huán)的設(shè)計.pdf
- 全數(shù)字鎖相環(huán)設(shè)計
- 全數(shù)字鎖相環(huán)的設(shè)計
- 一種新型寬頻域全數(shù)字鎖相環(huán)的研究與設(shè)計.pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 一種低復(fù)雜度的線性全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【文獻(xiàn)綜述】
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計【開題報告】
- 全數(shù)字鎖相環(huán)電路的設(shè)計與實現(xiàn).pdf
- FPGA內(nèi)全數(shù)字延時鎖相環(huán)的設(shè)計.pdf
- 系統(tǒng)芯片中的全數(shù)字鎖相環(huán)設(shè)計.pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計
- 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計與研究.pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計研究.pdf
- 基于線性增強(qiáng)TDC的全數(shù)字鎖相環(huán)設(shè)計.pdf
- 全數(shù)字鎖相環(huán)的研究與設(shè)計畢業(yè)設(shè)計
- 應(yīng)用于SoC的全數(shù)字鎖相環(huán)設(shè)計.pdf
- 一種CMOS電荷泵鎖相環(huán)設(shè)計.pdf
- 基于TDC的全數(shù)字鎖相環(huán)研究與設(shè)計.pdf
- 基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論