版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、I通信工程專業(yè)課程設(shè)計Ⅱ任務(wù)書院(系)電信工程系專業(yè)班級通信工程專業(yè)071班學(xué)生姓名王飛一、課程設(shè)計Ⅱ題目數(shù)字鐘的設(shè)計二、課程設(shè)計Ⅱ工作自2010年3月1日起至2010年3月19日止三、課程設(shè)計Ⅱ進(jìn)行地點:電信工程系實驗室四、課程設(shè)計Ⅱ的內(nèi)容要求:設(shè)計一個數(shù)字時鐘,要求顯示時(2位),分(2位),秒(2位),具體要求是:具有時分秒計數(shù)顯示功能,以24小時循環(huán)計時數(shù)碼管動態(tài)顯示時,分,秒具有清零,調(diào)節(jié)小時,分鐘,以及整點報時指導(dǎo)教師系(教
2、研室)通信工程教研室接受任務(wù)開始執(zhí)行日期2010年3月1日學(xué)生簽名IIIDesignofcymometerdisplayedbyLCDWeilijuan(Grade07Class1MajofCommunicationEngineering,Dept.ofE.I.ofShaanxiUniversityofTechnologyHanzhong723003China)Tut:WeiRui[Abstract]WiththeCPLDbasedED
3、AtechnologyexpansionofapplicationfieldsindepthEDAtechnologyinelectronicinfmationcommunicationautomaticcontrolareassuchastheimptanceofcomputerisincreasinglyprominent.Asalearningcommunicationsengineeringstudentswemustconti
4、nuallylearnmeaboutnewproductinfmationitisevenmerequiresustohaveafullunderstingoftheEDA.TheprogramdesignisbasedonVHDLdigitalclockusingEDAasadevelopmenttoolVHDLlanguagefhardwaredeionlanguageQUARTUSIIasaprogramrunningplatfm
5、developedbytheprogramtorunthroughthedebuggingwavefmsimulationpreliminarydesigngoalsachieved.ThisprogramusesthehardwaredeionlanguageVHDLcangreatlyreducethehardwareoftheentryleveldigitalsystemdesignpeoplefeelthatiscloserto
6、Clanguage.ThroughthiscurriculumdesignnotonlythestudentsabetterunderstingofEDAtechnologyinpracticalapplicationbutalsosothatstudentshaveacomprehensiveapplicationofEDAdeeperapplicationsthiscoursedesignedfstudentstostudywkaf
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于vhdl簡易數(shù)字鐘設(shè)計
- 基于vhdl語言的數(shù)字鐘
- vhdl語音數(shù)字鐘設(shè)計()
- 基于vhdl的數(shù)字鐘設(shè)計[開題報告]
- 基于vhdl的數(shù)字鐘設(shè)計[任務(wù)書]
- 基于vhdl的數(shù)字鐘設(shè)計【畢業(yè)論文】
- vhdl課程設(shè)計--數(shù)字鐘的設(shè)計
- eda數(shù)字鐘課程設(shè)計--用vhdl語言實現(xiàn)數(shù)字鐘的設(shè)計
- vhdl課程設(shè)計---多功能數(shù)字鐘
- eda課程設(shè)計報告--基于vhdl的數(shù)字鐘的設(shè)計
- 畢業(yè)設(shè)計----基于 vhdl語言的多功能數(shù)字鐘設(shè)計
- 基于vhdl語言編寫的多功能數(shù)字鐘論文
- 用vhdl語言編寫的數(shù)字鐘程序
- 數(shù)字鐘課程設(shè)計---多功能數(shù)字鐘的設(shè)計與制作
- 基于fpga的數(shù)字鐘設(shè)計
- 數(shù)字鐘畢業(yè)設(shè)計---可調(diào)數(shù)字鐘設(shè)計
- 基于dsp的數(shù)字鐘設(shè)計
- 基于fpga的數(shù)字鐘設(shè)計
- 基于fpga的數(shù)字鐘設(shè)計與實現(xiàn)
- 基于veriloghdl的數(shù)字鐘系統(tǒng)設(shè)計
評論
0/150
提交評論