用vhdl語(yǔ)言編寫(xiě)的數(shù)字鐘程序

1、永州職業(yè)技術(shù)學(xué)院永州職業(yè)技術(shù)學(xué)院課程設(shè)計(jì)課程名稱：程名稱：EDA技術(shù)實(shí)術(shù)實(shí)用教程用教程題目：目：基于基于FPGA的數(shù)字的數(shù)字鐘設(shè)計(jì)鐘設(shè)計(jì)系、系、專業(yè)專業(yè)：電子技子技術(shù)系應(yīng)用電子年級(jí)、班、班級(jí)：07級(jí)電級(jí)電子大子大專學(xué)生姓名：學(xué)生姓名：馮苗指導(dǎo)老師：龍安國(guó)時(shí)間：2008年12月用VHDLVHDL語(yǔ)言編寫(xiě)的數(shù)字鐘程序語(yǔ)言編寫(xiě)的數(shù)字鐘程序摘要：摘要：本設(shè)計(jì)要求一個(gè)12進(jìn)制或24進(jìn)制的具有時(shí)、分、秒計(jì)時(shí)功能的數(shù)字鐘，并要求能進(jìn)行時(shí)、分、秒調(diào)整，

2、每逢時(shí)有報(bào)時(shí)功能。數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無(wú)機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。本設(shè)計(jì)基于FPGA芯片的數(shù)字鐘的設(shè)計(jì)，通過(guò)多功能數(shù)字鐘的設(shè)計(jì)思路，詳細(xì)敘述了整個(gè)系統(tǒng)的硬件、軟件實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了時(shí)間的顯示和修改功能、報(bào)時(shí)功能等，并盡可能的減少誤差，使得系統(tǒng)可以達(dá)到實(shí)際數(shù)字鐘的允許誤差范圍內(nèi)。關(guān)鍵詞：關(guān)鍵詞：FBGA、數(shù)碼管、按鍵一、系統(tǒng)設(shè)計(jì)一、系統(tǒng)設(shè)