用vhdl語言編寫的數(shù)字鐘程序_第1頁
已閱讀1頁，還剩19頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、永州職業(yè)技術學院永州職業(yè)技術學院課程設計課程名稱：程名稱：EDA技術實術實用教程用教程題目：目：基于基于FPGA的數(shù)字的數(shù)字鐘設計鐘設計系、系、專業(yè)專業(yè)：電子技子技術系應用電子年級、班、班級：07級電級電子大子大專學生姓名：學生姓名：馮苗指導老師：龍安國時間：2008年12月用VHDLVHDL語言編寫的數(shù)字鐘程序語言編寫的數(shù)字鐘程序摘要：摘要：本設計要求一個12進制或24進制的具有時、分、秒計時功能的數(shù)字鐘，并要求能進行時、分、秒調整，

2、每逢時有報時功能。數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。本設計基于FPGA芯片的數(shù)字鐘的設計，通過多功能數(shù)字鐘的設計思路，詳細敘述了整個系統(tǒng)的硬件、軟件實現(xiàn)過程，實現(xiàn)了時間的顯示和修改功能、報時功能等，并盡可能的減少誤差，使得系統(tǒng)可以達到實際數(shù)字鐘的允許誤差范圍內。關鍵詞：關鍵詞：FBGA、數(shù)碼管、按鍵一、系統(tǒng)設計一、系統(tǒng)設

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論