zsp_neocpucore與存儲器的接口電路的設(shè)計與分析_第1頁
已閱讀1頁，還剩43頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、上海交通大學(xué)碩士學(xué)位論文ZSP_NEO（CPU CORE）與存儲器的接口電路的設(shè)計與分析姓名：吳臻煒申請學(xué)位級別：碩士專業(yè)：軟件工程指導(dǎo)教師：趙峰;吳賓200701133、 DMA 的競爭。由于 ZSP_NEO CORE 對內(nèi)部存儲器的讀寫協(xié)議沒有雙向握手信號的。所以當(dāng) ZSP_NEO CORE 和 DMA 發(fā)生競爭時，DMA 的協(xié)議中應(yīng)該有相關(guān)握手信號來配合延遲。 4、 減少讀寫競爭。為了提高系統(tǒng)的性能，減少 ZSP_NEO CO

2、RE和 DMA 讀寫的競爭情況，這就需要合理的劃分存儲器模塊的地址分配。能夠讓 ZSP_NEO CORE 和 DMA 在讀寫不同地址的時候盡可能不發(fā)生競爭。 5、 模塊驗證。使用 ZSP_NEO CORE，存儲器模型，和一個 DMA控制器模型， 組成一個微型系統(tǒng)。 使用 VCS 對其進(jìn)行仿真驗證。驗證接口電路模塊是正確和高效的。 本設(shè)計中主要涉及 SoC 設(shè)計的一些相關(guān)知識， IP 的運(yùn)用， Verilog代碼的編寫，系統(tǒng)驗證等。 關(guān)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論