HDTV解碼系統(tǒng)中存儲(chǔ)器接口的研究和設(shè)計(jì).pdf

1、本文研究的重點(diǎn)是HDTV解碼處理芯片的存儲(chǔ)管理部分，目的是研究一種高效的視頻存儲(chǔ)訪問(wèn)及其總線設(shè)計(jì)方案，最終改善視頻處理帶寬，實(shí)現(xiàn)HDTV解碼芯片實(shí)時(shí)解碼過(guò)程。文中詳細(xì)介紹了SDRAM的高效的數(shù)據(jù)存儲(chǔ)特性，包括它的突發(fā)讀寫(xiě)，多bank特點(diǎn)等。具體介紹了SDRAM的工作方式、命令解釋和主要的操作過(guò)程。重點(diǎn)分析了例如讀和寫(xiě)等主要工作方式的操作過(guò)程以及它們時(shí)序圖。提出了一種利用SDRAM作為HDTV解碼系統(tǒng)中主要的存儲(chǔ)器的方案，詳細(xì)介紹了SD

2、RAM控制器的具體設(shè)計(jì)方案，并給出實(shí)現(xiàn)過(guò)程和相關(guān)的設(shè)計(jì)要點(diǎn)。該方案利用狀態(tài)機(jī)完成SDRAM控制器的所有操作過(guò)程的實(shí)現(xiàn)，同時(shí)SDRAM單獨(dú)的讀/寫(xiě)/配置操作過(guò)程也分別同樣利用狀態(tài)機(jī)設(shè)計(jì)實(shí)現(xiàn)。本論文提出了一個(gè)基于FPGA實(shí)現(xiàn)的最基本的HDTV解碼系統(tǒng)結(jié)構(gòu)，將整個(gè)解碼系統(tǒng)分成若干個(gè)模塊，本文只對(duì)存儲(chǔ)器接口部分的各個(gè)模塊進(jìn)行設(shè)計(jì)。論文詳細(xì)說(shuō)明了這些模塊的設(shè)計(jì)流程，討論了其中一些主要模塊的解決方案。設(shè)計(jì)代碼用Verilog-HDL編寫(xiě)，并通過(guò)了